设计与加工协同技术:构建虚拟代工厂

来源 :中国集成电路设计业2016年会暨长沙集成电路产业创新发展高峰论坛 | 被引量 : 0次 | 上传用户:wangxiaoyuzhang
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  随着集成电路技术发展,新加工技术开发以及采用新工艺进行流片的成本越来越高,同时,由于特征尺寸的减小,使得芯片产品对加工偏差的敏感度进一步提高,芯片性能追求极致,也导致电路设计对于加工后可以获得的电学性能分析进一步要求更加精准,对EDA工具的预测精度提出更高的要求。目前软件技术和硬件系统的计算性能足够支撑新的EDA工具发展。设计与加工的协同的进一步加强,使得芯片在设计阶段可以更加准确预测流片结果,以及流片中可能遇到的加工风险,针对可制造优化设计。另外一方面,在加工技术开发中,通过EDA工具预测不同布图加工效果,减少测试芯片流片迭代次数,从而大大降低研发成本。报告介绍利用设计与加工技术协同技术构建虚拟代工厂,以实现以上目标,达到大大降低集成电路新工艺研发成本以及降低芯片设计流片风险。
其他文献
晶圆级先进封装基础工艺如细线路高密度RDL工艺、超细节距bumping工艺、多层布线技术等随着市场需要的要求提高,其工艺指标也在不断提高,研发和产业化难度也越来越大。华进半导体在RDL、Bumping、TSV等相关工艺上均不断研发和积累。
会议
该自动化测试程序开发系统以网页界面作为用户工作界面,提供了基本的项目管理和合作开发功能,在后台提供标准化、模块化的工具集,使用户能够快速有效地将芯片测试文档转换为高质量和高性能的自动化测试程序。相比于传统的测试程序开发,该系统具有以下优势:大大降低了对用户ATE测试系统经验的要求保证产生测试程序的高质高效缩短了产品量产开发的周期大大减少了专用测试程序库的开发和维护成本为客户定制化自动程序生成提供强
会议
会议
物联网时代的来临给芯片厂商带来了越来越多的挑战,例如产品上市时间缩短,产品集成的无线功能越来越多,成本越来越低等等.所以,芯片厂商花在测试上的成本和时间将会遇到更大的挑战.NI将带您了解模块化的平台如何能够适应不断演进的芯片测试需求,不断集成到芯片中的无线技术验证;与此同时使用同一类设备进行芯片的特性分析,以及产线的量产.因此进一步的有效降低测试成本,缩短产品上市时间.
会议
针对市场需求,联合集成电路产业链上的主要企业,共同开展14/28/40纳米晶高密度封装基础应用研究及相关的先进封装设计平台建设,以量产引导的方式将国内先进高密度封装制程引领到量产水平,将大大缩短我国国内生产企业与国际先进生产企业的距离,对于全面提升我国集成电路产业竞争力,实现可持续发展,具有重要意义。
会议
会议
Veloce硬件加速器平台提供了足够用户进行硬件和软件设计的容量和速度,同时高价值的Veloce App可以有效降低验证团队在负责Soc设计中遇到的验证风险.这些团队可以有效使用真实世界的激励的开始软件的执行、调试和硬件优化.Veloce OS3成功的搭建了基于硬件加速器的操作系统级环境加入了软件的编程能力和高效资源管理,使得增加各种Veloce应用扩展硬件加速器的价值成为一种可能.
会议
随着近年来台积电在先进技术研发上一些新技术的采用,自16nm开始对EDA工具提出了新的要求。通过与EDA合作伙伴的紧密合作,目前的16nm/10nm/7nm都有了完整的解决方案。
会议
随着IC设计产业的持续成长与越来越多的优秀人才加入中国半导体的设计领域,市场上充满了各色式各样的类似芯片。这意味着产业必须面对着结构转型与升级才能突破现况。传统IC设计企业要更专注在满足客户的多变需求与渠道优化,将优质产品快速送到客户手上。充分利用共享经济达到多方共赢!
会议
随着无线通信和移动通信技术的迅猛发展,市场对小型化、高性能、轻量化和低成本的要求愈发迫切,RFIC作为随着IC工艺改进而出现的一种新型射频器件,快速的代替了使用分立半导体器件的混合电路。与其他IC一样,RFIC设计在商业上的成败在于其设计周期和上市时间,在这个过程中,RFIC设计和验证工具至关重要。来自中国本土的芯禾科技,依托其先进的三维电磁场仿真器、多核分布式并行计算、和诸如Virtuso等设计
会议