一种静态漏电与NBTI效应协同优化模型

来源 :第七届中国测试学术会议 | 被引量 : 0次 | 上传用户:ec54lulu
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  随着制造工艺的不断进步,老化效应导致的动态参数偏差和漏电给集成电路的可靠性带来了严峻挑战。目前关于电路老化和漏电的协同优化方法或者以侵入式方法实现,或者采用输入向量控制方法(IVC)。然而,侵入式方法会增加设计复杂度,并引入较大的时延和面积开销;而IVC方法则会随着电路规模的增大逐渐失去其优化效果。本文提出了一个新的协同优化模型以最小化电路处于待机模式时由于NBTI效应导致的时延偏差和静态漏电。提出的协同优化模型将NBTI效应导致的时延偏差和电路的平均静态漏电统一模型化为占空比的函数。将此模型应用于非线性规划中可以识别出电路处于待机模式时内部节点上的最优占空比集合。提出的协同优化模型通过一个多输入向量控制方法进行验证。实验结果表明,提出的模型可以有效地应用于NBTI效应和电路静态漏电的协同优化中。
其他文献
  作为延续摩尔定律的候选技术,三维(3D)集成技术具有多工艺集成、高性能、低功耗、高带宽、低芯片尺寸等技术优势。基于过硅通孔(TSV)散热的3D集成技术难以克服散热性能差
  在SoC芯片设计中,由于芯片测试引脚数目的限制以及基于芯片性能的考虑,通常有一些端口不能进行测试复用的IP核将不可避免地被集成在SoC芯片当中。对于非测试复用IP核,由于其
会议
  消除隐藏面(hidden surface,简称消隐)丢弃了看不见部分,保留了可见部分,这样,不仅可以加快图形的处理速度,同时不会减少图形逼真性与图形真实感性。本文介绍了GPU流水线
  三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销.将传统的二维芯片的绑定前和绑定后测试调度
  测试压缩下的功耗问题已经成为近期研究的热点。本文提出了一种新的低功耗广播式测试压缩结构,通过有限状态机控制一半的内部扫描链在扫描过程中接收持续的常数0,另一半
我不相信一个个人理财做得一塌糊涂的人,他的金融研究会做得很好未来10年要有一两亿人进入城市居住,这些进城的人要住房子,就决定了房地产在近20年是一个高速发展的行业年轻
  本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一种扫描树构造方法来降低确定位的数目,
  为了满足系统芯片对通信带宽的要求,片上网络逐渐成为多核处理器互连的主流方案。然而随着集成电路技术进入纳米时代,由于制造缺陷、电粒子轰击等原因,片上网络出现故障
会议
  随着SoC芯片集成度和复杂度的不断提高,其测试变得越来越复杂,测试成本也越来越高。按照目前的发展趋势,测试成本将有可能超过芯片自身的设计和制造成本,如何降低过高的测试
  高扇入多米诺或门是高性能集成电路中常用的动态电路,而负偏置温度不稳定性降低了多米诺或门的噪声容限并增大了其传输时延。本文提出了带有补偿晶体管的多米诺或门结构,通