【摘 要】
：
SoC的几乎无限的晶体管集成度正在引发电子系统设计的一场革命,即完成一种转变——从以功能设计为基础的传统流程转变到以功能组装为基础的全新流程.面向对象的技术被引入并应用到SoC设计中来,从系统的建模、设计空间探索到软硬件协同验证,贯穿于整个SoC设计过程中.设计模式是面向对象技术中一个很重要的概念和方法,将设计模式应用到SoC设计中来是一个很有前景的研究课题.本文总结了前人在这个问题上做出的探索和
【机 构】
：
清华大学电子工程系;清华华环公司(上地)
【出 处】
：
2004中国通信集成电路技术与应用研讨会
论文部分内容阅读
SoC的几乎无限的晶体管集成度正在引发电子系统设计的一场革命,即完成一种转变——从以功能设计为基础的传统流程转变到以功能组装为基础的全新流程.面向对象的技术被引入并应用到SoC设计中来,从系统的建模、设计空间探索到软硬件协同验证,贯穿于整个SoC设计过程中.设计模式是面向对象技术中一个很重要的概念和方法,将设计模式应用到SoC设计中来是一个很有前景的研究课题.本文总结了前人在这个问题上做出的探索和研究,分析了软件设计模式在SoC设计中的适用性和重要性,比较了软件设计模式与其在SoC设计中应用的不同,总结了硬件设计中的几种模式,具有一定的通用性.
其他文献
原水季节性锰超标和剑水蚤类浮游动物的大量繁殖，是石家庄市地表水厂运行近十年来原水水质存在的主要问题。本文分析了问题产生的原因与危害，并介绍了我公司除锰和控制剑水蚤类浮游动物的方法。采取取水口预加氯和水厂投加高锰酸钾相结合可有效除锰。提高取水口预加氟量和聚合氯化铝的投加量，调整滤池工艺参数，排放生产废水，清洗沉淀池、反应池等一系列措施可有效控制水处理工艺中的剑水蚤类浮游动物。
本文对投加粉末活性炭(PAC)预处理黄河源水进行了现场中试实验研究，确定了PAC适宜的投加位置和投量。结果表明，PAC最佳投加点为混合池，投加粉末活性炭使气浮出水浊度提高0.4NTU左右，滤后出水浊度略有升高(＜0.1NTU)；反应池投加会造成气浮、过滤出水浊度的明显增加，预氧化前投加PAC对有机物的去除效果下降；混合池投加，当粉末活性炭的投加量为10mg/l时，滤后水的CODMn去除率提高15％
本文提出高锰酸盐预氧化与生物活性炭联用处理微污染水。通过高锰酸盐预氧化-生物活性炭联用、臭氧预氧化-生物活性炭联用和无预氧化-生物活性炭联用进行挂膜对比试验，表明经高锰酸盐复合药剂预氧化和臭氧预氧化后，缩短了活性炭的挂膜时间，提高了出水水质。高锰酸盐预氧化可促进后续生物处理工艺对有机物、氨氮等污染物的去除，与臭氧预氧化-生物活性炭联用工艺相比，可以达到相近的处理效果。由于高锰酸盐复合药剂预氧化与生
本文对比研究了高锰酸盐复合药剂(PPC)和氟联合预处理工艺与预臭氧化工艺除污染效果。试验结果表明，PPC和氯联合预处理工艺是安全，高效的预处理工艺，且相比于预臭氧化，该工艺更经济，实用。
本文研究了天津市引黄原水春季藻类数量与特征分布，发现该季节主要优势藻类种属为小球藻、绿梭藻和栅列藻。对比了预氯化沉淀工艺、单独气浮工艺、预臭氧化气浮工艺和PPC预氧化气浮工艺的除藻效果，考察了各种工艺的除藻特性。结果表明，气浮工艺明显好于沉淀工艺，预氧化处理可进一步提高工艺除藻效率.各种工艺对藻类的去除有明显差异。对于小球藻和绿梭藻的去除，气浮工艺无明显优势，采用臭氧和PPC预氧化后效果显著；各种
本文通过扩展异步通信芯片TL16C750实现DSP和PC机之间的异步串行通信,从而增强系统的通信接口控制能力.介绍了TL16C750的性能及与通信有关的寄存器,给出了TL16C750在TMS320VC33与PC机串行通信系统中的硬件应用电路及TMS320VC33初始化TL16C750的软件编程.
为最大限度地利用频率资源,提高数据传输率,高性能ADSL的设计将上、下行传输置于同一频段.这样一来,ADSL就需要具备回波消除的功能,以达到全双工传输的目的.
分数位平面编码是JPEG2000图像压缩国际标准中的核心技术之一,是影响JPEG2000编码速度的最关键部分.已有的位平面、过程双重并行(BPDP)的编码方法,可以大幅度提高编码速度.但是,加快编码速度的代价是电路结构复杂化、电路资源增加.本文提出一种改进的位平面、过程双重并行编码的电路结构,它在提高编码速度的同时,可以大幅度降低电路消耗,减少溢出周期,从而简化与后续算术编码器(AE)的接口.与B
高速跳频系统对频率合成器提出了较高的要求.本文以ADI公司的AD9852为例,给出了利用FPGA对高速跳频系统的DDS器件进行控制和配置的设计方法.在设计中以串行通信方式对DDS芯片内部的寄存器进行配置控制.文章最后给出了该设计模块的逻辑综合结果以及实测的跳频频谱结果.
高速RS码已经广泛应用于各种高速通信系统,特别是光纤通信和高清晰度电视中,以提高数据的可靠性.文中改变了改进的Euclid算法的初始迭代条件以减少迭代次数,采用了并行迭代方法来降低译码延迟,提出了一个三级流水线结构以提高译码器的吞吐率,并利用Top-down设计方法完成了RS(204,188)译码器的VLSI设计.文中还将常规有限域乘法器和求逆器转化到复合域中实现,降低了芯片的复杂性和关键路径的延