乘加器相关论文
通过对ＢＯＯＴＨ型乘法器、而速加法器结构和ＣＳＤ编码滤波器结构的深入研究，开发出一种新型高速ＣＳＤ编码滤波器结构。采用此结构实现了正交幅度调制器......
阐述了一种24×24bit+48bit带饱和处理的乘加单元的优化设计.在乘法器的设计中,采用改进的Booth算法,并将被加数作为乘法器的一个......
比较了几种16x16位乘加器的实现方法,给出了一种嵌入于微处理器的基于流水线重构技术的16x16位乘加器的设计方案,该设计可完成16bi......
本文讨论了流水线数列机的设计技术和多分之N的流水线设计方法,把各种复杂的运算统一在只用一个乘加器的流水线结构里。它能完成串......
3.主位片主位片包括门阵列和逻辑阵列两大类,本文仅以门阵列的设计为例.门阵列是由一些采用同样加工方法制造的基本门集成在硅晶......
TDC1008J、TDC1009J、TDC1010J并行8位、12位、16位的乘法器——累加器(MAC_S)(以下简称乘——加器)是高速的TTL(晶体管——晶体......
本文介绍了选用大规模集成的高速乘加器配以位片式微处理器的可编程MTD中的横向滤波器组的原理和具体实现。这种横向滤波器组具有......
本文叙述从正交函数的付里叶级数到付里叶变换(积分)和离散付里叶变换,最后到离散付里叶变换的快速算法(FFT)的基本概念,以及它们......
24位音频、支持所有流行的音频标准自动化设计方案的供应商—Tensilica(泰思立达)公司发布XtensaHiFiII音频引擎,是XtensaLX处理器......
在实际的IC产品当中,既使是不需要用到大量的数字信号处理,也经常需要用到数字滤波器.有限冲激响应(FIR)数字滤波器与无限冲激响应......
随着微电子技术和集成电路工艺的飞速进步,微处理器有了惊人的发展,性能迅速提高.微处理器要达到高性能,其关键路径上的算术逻辑单......
本文结合中国科技大学大规模集成电路实验室和中国科学院上海技术物理研究所合作的星载红外相机项目，为了解决红外相机上的不同......
比较了几种16×16位乘加器的实现方法,给出了一种嵌入于微处理器的基于流水线重构技术的16×16位乘加器的设计方案,该设计可完成16......
提出一种可配置的64位乘加器.根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加......
阐述了一种24×24bit＋48bit带饱和处理的乘加单元的优化设计．在乘法器的设计中，采用改进的Booth算法，并将被加数作为乘法器的一个......
比较了几种16×16位乘加器的实现方法，给出了一种嵌入于微处理器的基于流水线重构技术的16×16位乘加器的设计方案，该设计可......
给出了一种嵌入于微处理器,8bit× 8bit＋20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运......
乘加操作是数字信号处理器（DSP）的关键部分，单位时间内能够完成乘加操作的数量是衡量DSP芯片性能的一个重要指标。提出了一种应用于通......
分析了基于FIPS的乘加器结构的VLSI实现随着操作数宽度的变化，速度和面积的变化趋势；提出了一种改进FIPS算法，解决了采用流水线结构的......
乘加器是媒体数字信号处理器的关键运算部件。该文结合32位数字信号处理器芯片MD32开发（“863”计划）实践，提出了一种流水化可拆分的......
本文介绍了一种用于QAM（Quadrature Amplilude Modulalion）解调均衡器中乘加（乘减）器（MAC）的设计。谊设计完成了11bitlobitllbitlObit的......
详细介绍红外目标／背景仿真系统中的一种高速实时解算装置的设计及其组成．使仿真设备高性能、低成本。它是系统中须攻关研究的关键技......
综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化.为解决这个问题,......
