时间偏差协议相关论文
在使用硬件描述语言设计数字电路的过程中，模拟是非常重要的一个环节，通过模拟可以实时反馈设计结果，使用户发现设计中存在的问题。但......
逻辑模拟在设计新系统的过程中起着重要作用，通过计算机进行模拟可以实时反馈输出结果，及早发现潜在的问题，进而缩短设计周期，降低研发......
对并行VHDL模拟的特殊性进行分析后,建立了一个并行VHDL模拟的动态负载平衡模型。在此模型中,提出动态调节最佳并行规模的动态负载......
在使用硬件描述语言设计数字电路的过程中,模拟是一个非常重要的环节。模拟可以实时反馈设计结果,使用户发现设计中存在的问题。但......
随着大规模集成电路的复杂性日益增加,逻辑模拟开始采用并行离散事件模拟技术.在现有的基于时间偏差协议的并行逻辑模拟系统的基础......
