本文介绍了一种包含检相器阵列概念的新型双环路自适应相控源(DSPS).该检相器阵列位于相控源的输出端与输入端之间,构成了双环路锁......

根据不同锁相环频率综合器架构各自的优缺点，选择了双环路锁相环结构以获得低相位噪声和快速锁定时间。采用0．18μmCMOS工艺设计了一......

串行数据通信在网络传输、背板连接和I/O接口等领域应用非常广泛。不断增加的网络带宽需求已使数据传输率达到Gb/s以上,系统集成、......

利用Cadence集成电路设计软件,基于SMIC 0.18μm 1P6M CMOS工艺,设计了一款2.488 Gbit/s三阶电荷泵锁相环型时钟数据恢复(CDR)电路......