4-2压缩器作为高性能乘法器设计中重要的组成部分,其高速低功耗设计受到越来越多的关注。本文介绍了4-2压缩器几种不同的实现结构,......

　基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。......

作为一种可重复使用的器件，现场可编程门阵列（FPGA）受到越来越多的关注，它以面积为代价换取使用的灵活性。在FPGA芯片的设计中，通过分析......

基于0.6 μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器.采用传输管逻辑设计电路结构,获得了低功耗的电路性能......

本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的......