搜索筛选:
搜索耗时0.4281秒,为你在为你在102,267,441篇论文里面共找到 23 篇相符的论文内容
发布年度:
[期刊论文] 作者：李涛,
来源：糖尿病新世界 年份：2008
此次活动由万邦医药公司承办，并特邀《糖尿病新世界》杂志社周晓慧副社长、钱利波总监参与了全程培训，她们为...
[期刊论文] 作者：,
来源：糖尿病新世界 年份：2008
7月19日，随着《糖尿病新世界》运营总监钱利波女士及百年养生健康连锁机构董事长马宏达先生徐徐揭开牌匾的“红盖头”，标志着《糖尿病新世界》杂志社在国内设立的首个读者服务...
[学位论文] 作者：钱利波,,
来源：西安电子科技大学 年份：2010
随着硅CMOS集成电路工艺开始进入纳米级阶段,集成电路片上互连线的尺寸和距离不断减小,而片上系统和片上网络芯片所需要的时钟频率不断增加,由相邻互连线的耦合所引起的串扰...
[学位论文] 作者：钱利波,,
来源：西安电子科技大学 年份：2013
计算机与信息技术的空前发展要求超大规模集成（Very Large Scale Integrated,VLSI）电路具有不断增强的功能与性能，同时又具有最低的价格与功耗。对VLSI电路进行激进缩小可以满足...
[期刊论文] 作者：钱利波,,
来源：学园 年份：2010
“情商”即“情绪智力商数”,是指人的情绪智力的高低程度.心理学研究表明,在决定成功的诸多因素中智商的作用仅占20%,80%取决于情商为核心内容的非智力因素,情商制约着智商...
[期刊论文] 作者：阳媛,夏银水,钱利波,,
来源：微电子学与计算机 年份：2016
提出了一种基于传输门逻辑的低能耗三输入AND／XOR门设计电路．基于55nmCMOS工艺，采用HSPICE仿真软件在不同工艺角下对门电路进行后仿真分析，并与已有的AND／XOR门电路进行对比．仿真结......
[期刊论文] 作者：夏银水,王士恒,钱利波,,
来源：深圳大学学报(理工版) 年份：2014
针对全加器速度和功耗日益突出的矛盾，提出一种基于M4结构的混合逻辑全加器（ HLM4-FA）设计方案。通过两个独立的部分分别产生输出信号，减小电路模块间内部信号的输出负载，优化器件......
[期刊论文] 作者：朱樟明,钱利波,杨银堂,
来源：半导体学报 年份：2008
基于65nm CMOS工艺，综合考虑电容耦合与电感耦合效应，提出了一种互连线耦合串扰分布式RLC解析模型．采用函数逼近理论与降阶技术，在斜阶跃输入信号下，提出了被干扰线远端的串扰数值......
[期刊论文] 作者：朱樟明,钱利波,杨银堂,
来源：半导体学报 年份：2004
基于65nm CMOS工艺,综合考虑电容耦合与电感耦合效应,提出了一种互连线耦合串扰分布式RLC解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下,提出了被干扰线远端的串...
[期刊论文] 作者：涂世琼,王健,钱利波,张辉,
来源：微波学报 年份：2021
提出一种新型双频宽负载整流电路,它能有效回收环境中的微波电磁能量.该整流电路主要由阻抗压缩匹配网络、肖特基二极管和低通滤波器构成.其中,阻抗压缩匹配网络由一个L型阻...
[期刊论文] 作者：钱利波,朱樟明,杨银堂,,
来源：物理学报 年份：2012
硅通孔(TSV)是三维集成电路的一种主流技术.基于TSV寄生参数提取模型,对不同物理尺寸的TSV电阻-电容(RC)参数进行提取,采用Q3D仿真结果验证了模型精度.分析TSV RC效应对片上...
[期刊论文] 作者：钱利波,朱樟明,杨银堂,,
来源：Chinese Physics B 年份：2011
Based on a stochastic wire length distributed model, the interconnect distribution of a three-dimensional integrated circuit (3D IC) is predicted exactly. Using...
[期刊论文] 作者：朱樟明,钱利波,杨银堂,,
来源：物理学报 年份：2009
基于纳米级CMOS工艺,综合考虑电容耦合与电感耦合效应,提出了分布式RLC耦合互连解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下提出了受扰线远端的数值表达式.基于...
[期刊论文] 作者：朱樟明,钱利波,杨银堂,,
来源：Chinese Physics B 年份：2009
Repeater optimization is the key for SOC(System on Chip) interconnect delay design.This paper proposes a novel optimal model for minimizing power and area overh...
[期刊论文] 作者：朱樟明,钱利波,杨银堂,,
来源：半导体学报 年份：2008
基于65nmCMOS工艺,综合考虑电容耦合与电感耦合效应,提出了一种互连线耦合串扰分布式RLC解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下,提出了被干扰线远端的串扰...
[期刊论文] 作者：梁浩,夏银水,钱利波,黄春蕾,,
来源：计算机辅助设计与图形学学报 年份：2015
三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在55nm CMOS工艺下,对所设......
[期刊论文] 作者：郑俊飞,王健,夏银水,钱利波,
来源：传感技术学报 年份：2020
基于无源RFID原理,提出了一种安全可靠、结构简单、价格低廉的新型裂缝标签传感器。该标签由两个嵌套的环形缝隙天线、二倍压整流电路、二次谐波带阻滤波器和发光报警电路组...
[期刊论文] 作者：朱樟明,钱利波,杨银堂,柴常春,,
来源：半导体学报 年份：2008
基于分布式RLC传输线,提出在互连延迟满足目标延迟的条件下,利用拉格朗日函数改变插入缓冲器数目与尺寸来减小互连功耗和面积的优化模型.在65nm CMOS工艺下,对两组不同类型的...
[期刊论文] 作者：钱利波,朱樟明,丁瑞雪,杨银堂,,
来源：Journal of Semiconductors 年份：2013
Metallic carbon nanotubes(CNTs) have been proposed as a promising alternative to Cu interconnects in future integrated circuits(ICs) for their remarkable conduc...
[期刊论文] 作者：杜世民,夏银水,杨润萍,钱利波,,
来源：电子学报 年份：2017
多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE（Norma...
相关搜索：
