论文部分内容阅读
RS码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,因而被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。利用现场可编程门阵列(FPGA)技术由VHDL语言来实现RS(255,247)译码方案并应用于一种大容量的存储设备以提高数据传输和存储的可靠性。对所设计的硬件系统在ISE10.1平台上用VHDL进行了行为仿真和时序仿真,并给出了仿真波形图。