论文部分内容阅读
提出了一种加速RSA和SHA算法的复用硬件架构设计方法,通过在RISC处理器中集成一种RsA/SHA复用加密单元来取得高效的密码运算能力.以一种使用该加密单元的安全处理器来验证该方案的有效性,结果表明密钥长度为1024位的RSA算法执行时间为190ms,SHA-1的吞吐率达到64Mb/s.本方案采用SMIC0.18um标准CMOS工艺进行了逻辑综合,RSA/SHA复用加密单元的最高时钟频率可达到196MHz,核心电路面积约为2600个等效与非门.