论文部分内容阅读
设计了一种低功耗的2DDCT／IDCT处理器。为了降低功耗，设计基于行列分解的结构，采用了Loeffler的DCT／IDCT快速算法，并使用了零输入旁路、门控时钟、截断处理等技术，在满足设计需求的基础上降低了系统的功耗。常系数乘法器是该处理器的一个重要部件，文中基于并行乘法器结构设计了一种新型的低功耗常系数乘法器，它采用了CSD编码、Wallace Tree乘法算法，结合采用了截断处理、变数校正的优化技术，使得2DDCT／IDCT处理器整体性能有较大提高。设计的时钟频率为100MHz，可以满足MPEG2M