论文部分内容阅读
针对集成电路芯片被植入硬件木马后带来的安全问题，提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测，采用随机算法构建芯片电路（布尔函数）的概率签名，作为唯一的识别符模板，当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路，植入常见硬件木马并进行攻击实验，对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验，结果表明，该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马，置信度达到95％。