论文部分内容阅读
旨在设计一种基于FPGA的IRIG．B码的时间系统。该系统采用FPGA作为主控器，利用精准时间信息触发IRIG—B模块，完成IRIG—B码（DC码）的调制。在DC码的基础上，使用容错设计，解调出时间信息。使用VHDL语言进行全数字设计，所有功能都由硬逻辑实现，保证了B码信号沿的准确。软件仿真和示波器以及实际运行表明：系统设计达到了预期目标，定时精确可靠。