论文部分内容阅读
设计了一种应用于802．11a的64点FFT／IFFT处理器．采用单蝶形4路并行结构，提出了4路并行无冲突地址产生方法，有效地提高了吞吐率，完成64点FFT／IFFT运算只需63个时钟周期．提出的RAM双乒乓结构实现了对输入和输出均为连续数据流的缓存处理．不仅能实现64点FFT和IFFT，而且位宽可以根据系统任意配置．为了提高数据运算的精度，设计采用了块浮点算法，实现了精度与资源的折中．16位位宽时，在HJTC0．18μmCMOS工艺下综合，内核面积为：0．6267mm2，芯片面积为：1．35mm