论文部分内容阅读
仿真分析了90nmCMOS工艺中串扰延迟的趋势，结果表明，90nmCMOSI艺下1mm的连线延迟远大于单位门的延迟，最坏情况下1mm连线延迟约为单位门延迟的6倍，而当线间耦合电容发生作用时，串扰延迟在连线延迟中起主要作用。提出了一种用于测量超深亚微米工艺串扰延迟的新型电路，电路主要由VCO和几个触发器组成，采用HSPICE对电路进行了仿真，结果表明所提出的电路最大测量误差为1．33％。