【摘 要】
：
基于40 V标准双极工艺,设计了一种低噪声精密运算放大器电路.该电路主要用于高精度、高分辨率系统.介绍了运算放大器总体架构以及工作原理,对低噪声精密运算放大器设计关键技术,如输入偏置电流降低、频率稳定性补偿、输入失调电压降低等,进行了分析.利用Spectre软件进行了仿真,并进行了流片验证.对芯片进行了实际测试,结果显示,在±15V工作电压条件下,该放大器的输入偏置电流为2 nA,输入失调电压为10μV,大信号电压增益为132 dB,共模抑制比为135 dB,电源抑制比130 dB.电路满足高精度、高分辨
【机 构】
：
中国电子科技集团公司第二十四研究所,重庆400060
论文部分内容阅读
基于40 V标准双极工艺,设计了一种低噪声精密运算放大器电路.该电路主要用于高精度、高分辨率系统.介绍了运算放大器总体架构以及工作原理,对低噪声精密运算放大器设计关键技术,如输入偏置电流降低、频率稳定性补偿、输入失调电压降低等,进行了分析.利用Spectre软件进行了仿真,并进行了流片验证.对芯片进行了实际测试,结果显示,在±15V工作电压条件下,该放大器的输入偏置电流为2 nA,输入失调电压为10μV,大信号电压增益为132 dB,共模抑制比为135 dB,电源抑制比130 dB.电路满足高精度、高分辨率、低噪声等各种场合的应用需求.
其他文献
半导体科技是未来信息和通信技术发展的主要推动力,模拟电子技术是半导体科技的不可或缺的组成部分.文章阐述了受未来信息系统更大处理能力、更高传输能力、更低延时感知等需求的拉动,模拟电子技术在智能化感知和执行、新计算处理架构、高能量效率、整体协同开发平台等方面的几大主要技术发展趋势.讨论了模拟电子技术在晶体管、电路、模拟学习架构、先进工艺技术等基础层面以及通信领域中的重要研究方向.该综述研究显示了未来十年模拟电子关键技术的发展轮廓.
峰均比的持续增大使得无线通讯终端需要更高功率、更高效率、更高频率的功率放大器,而现有模拟功放作为基站全数字化最后一道屏障,其效率和输出功率不足以满足现在无线通讯的需求.GaN数字功率放大器作为一种工作在开关状态的数字功放,具备高输出功率、高速、高效率的优势,是实现全数字化基站的关键之一.GaN数字功放在高峰均比输入时仍能以较高效率工作,从而弥补模拟功放在高峰均比输入时效率下降的不足.文章简述了GaN数字功率放大器的工作原理,总结了近期国内外技术进展及其面临的挑战,阐述了未来GaN数字功率放大器的发展和优化
基于180 nm BCD工艺,在传统带隙基准结构的基础上,设计了一种新型的无运放高性能带隙基准电压源.该带隙基准通过共源共栅电流镜技术和负反馈网络来调节参考电压,消除了运放失调电压的不利影响.电路在Cadence Spectre下仿真.仿真结果表明,设计的输出电压为1.228 V;在-40℃至125℃的温度范围内,温度系数为1.47×10-6/℃;在1 kHz时的PSRR约为--86 dB;线性调整率为6.5×10-5/V.
通过分析我国核心元器件长期“跟仿”存在的问题,提出自主定义元器件的概念,给出了核心元器件自主定义的分类方法.并结合元器件自主定义分类,给出了实施途径及关键技术,分析了不同等级核心元器件自主定义实现案例,最后给出了开展核心元器件自主定义工作相关建议.
基于一种新型低压降、高输出电阻镜像电流源,设计了一种高增益、高功耗效率全差分运算跨导放大器(OTA).该OTA基于0.18 μm CMOS工艺设计,电源电压为1.8V.在保证1.8VPP差分输出电压摆幅的前提下,获得了较高的直流电压增益.采用NMOS管差分对作为输入的套筒式结构.结果 表明,在2.3 mA偏置电流、2 pF负载电容下,该OTA具有119 dB的开环直流增益、526 MHz的增益带宽积和高达77 °的相位裕度.额外加入增益提高技术后,该OTA的开环直流增益可提高到153 dB.
基于AWSC 2μm的HBT工艺,设计了一种用于5G通信N77频段(3.3～4.2 GHz)的功率放大器.采用变压器匹配的方式,显著提高了功率放大器的增益、输出功率和功率附加效率,解决了放大电路级间匹配较难的问题.仿真和测试结果表明,在N77工作频段内,该功率放大器的增益为36～38 dBm,输出功率1 dB压缩点为37 dBm,输出功率1 dB压缩点处的功率附加效率为49.3％,输出功率28.5 dBm处的功率附加效率为16.5％、相邻频道泄漏比为-38.2 dBc.
介绍了一种应用于高速逐次逼近型模数转换器的新型高能效电容开关方案.基于2bit/cycle结构,采用两个分裂电容阵列作为数模转换器.通过单边充电操作,在减小电容阵列动态功耗和总面积的同时,提高了电容的建立速度.在最后一个量化周期中,只在电容阵列的单边引入共模电压基准,并只用一个比较器参与量化,在获得更高精度的同时,进一步降低了电容阵列的动态功耗.相比传统1bit/cycle电容开关方案,该新型电容开关方案在提升系统量化速度约2倍的同时,降低了电容阵列平均功耗83％,减小了电容总面积50％.相比其他2bit
基于2 μm InGaP/GaAs HBT工艺,设计并实现了一种用于LTE终端的高效率、高线性功率放大器.采用模拟预失真和相位补偿器抑制幅度失真和相位失真,实现了高线性度;利用二次谐波终端电容改变电路工作模式,减少时域电压电流的重叠损耗功率,提高了功率附加效率.结果 表明,在3.4V电源电压、2.8V偏置电压时,在工作频带815～915 MHz范围内,该功率放大器的增益大于29.5 dB,输入回波损耗小于-13.2 dB;在10 MHz LTE输入调制信号、28 dBm回退输出功率时,功率附加效率为39％
设计了一种皮安级电源电流的高精度电压基准源.采用一种新型的PVT(工艺、电源、温度)补偿技术,在保证超低功耗的同时,有效抑制了PVT变化对电路性能的影响,提高了基准电压的稳定性和精度.基于标准0.18μm CMOS工艺进行设计,采用Spectre进行仿真.结果 表明,在0.9～1.8V输入电源电压下,输出电压为755.5 mV,线性调整率为4.16×10-6/V,电源抑制比为-95.5 dB@10 Hz,3δ误差为0.11％.在-20℃～120℃范围内,平均温度系数为1.65×10-5/℃.室温环境下,典
基于0.18μm CMOS工艺,设计了一种锁定频率范围在1.8～2.4 GHz的电荷泵锁相环.采用高性能的鉴频鉴相器、电荷泵以及三阶Σ-△调制器,减小了输出时钟的参考杂散.在Σ-△调制器中引入线性反馈移位寄存器(LFSR),生成伪随机序列,进一步降低了小数杂散.仿真结果表明,在0.3～1.5 V输出电压范围内,锁相环的电流失配比仅为0.1％,小数杂散为-50 dBc@1 MHz.