论文部分内容阅读
设计了一种以FPGA作为核心器件的视频图像的采集和预处理系统，采用Verilog硬件描述语言具体设计并实现了系统中的视频输入和输出模块、图像存储控制模块（SDRAM控制器）、图像中值滤波处理模块等模块，分别介绍了各个模块的工作原理。以及模块之间的数据传输顺序。在此基础上，采用QuartusⅡ8．1自带的SignalTapⅡ逻辑分析仪对各个模块的运行结果进行观测和分析．经过反复调试，最终实现了各个模块的功能，为在DSP中进一步实现图像拼接、图像目标检测等复杂算法提供了预处理后的图像数据。