论文部分内容阅读
超深亚微米下SoC芯片的物理设计面临很多挑战性的难题，如果仅使用传统芯片设计流程，耗时长且难以达到设计收敛，必须探索新的设计方法学来加速设计进程．以一块0．18μm工艺下200万门的无线数据传输芯片为例，应对超深亚微米下新的设计挑战，论述了在布局规划、电压降、信号完整性、可制造性设计等方面的解决方案，提出了设计方法学上的改进，提高了后端设计的效率和质量。