论文部分内容阅读
针对实时高速信号处理的要求,设计并实现了一种高效的FFT处理器。在分析了FFT算法的复杂度和硬件实现结构的基础上,处理器采用了按频率抽取的基-4算法,分级流水线以及定点运算结构。可以根据要求设置成4P点的FFT或IFFT。处理器可以对多个输入序列进行连续的FFT运算,消除了数据的输入输出对延时的影响,平均每完成一次N点FFT运算仅需要N个时钟周期。整个设计基于Verilog HDL语言进行模块化设计,并在Altera公司的CycloneII器件上实现。