5G宽带功放数字预失真器（DPD）的FPGA实现过程中，常遇到数字处理带宽不够和资源有限问题，对此，文中提出一种基于双路并行数据流的数字预失真带宽扩展方法和基于Zynq Ultrascale+ MPSoC的自动化模型优化验证方法，可快速实现对5G宽带功放线性化方案的优化。使用该并行处理结构的数字预失真器，克服了数字电路最大时钟频率造成的对FPGA线性化带宽的限制，使得数字预失真电路在每个时钟周期内可以处理更多的数据，不仅有效地增加了数字处理带宽，而且降低了DPD的功耗。然而，这种带宽增加以消耗更多硬件资源为代价，对此，文中同时提出了对预失真非线性模型的在线自动优化方法，以简化非线性模型、降低DPD的硬件资源开销。最后，在Zynq Ultrascale+ FPGA实验平台上实现了具有两路并行数据处理的I-MSA自优化数字预失真电路，采用100MHz的5G新无线电（NR）信号在2.6GHz功率放大器上进行线性化实验验证，获得了满意的预失真性能，验证了所提方法的有效性。