论文部分内容阅读
快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4k(4096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89MHz,数据吞吐量为4096point/46μs。