论文部分内容阅读
采用0．35μm SiGe BiCMOS工艺设计了一个1：2分接器，核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构（ECL）电路的工作速度不能达到要求，对此加以了改进，在发射极耦合逻辑结构中增加一级射极跟随器，形成发射极-发射极耦合逻辑（E^2CL）结构，从而提高电路的工作速度。测试结果显示，所设计分接器的工作速度可以达到40Gb／s。整个电路采用单电源5V供电，功耗为510mW。