论文部分内容阅读
通过对vMOS管特性和多值逻辑电路设计原理的研究，本文提出一种新型多值计数器的设计方案。该方案利用vMOS管具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性，结合二值逻辑编码方法，实现电路的多值输出。用PSPICE对所设计的电路模拟验证，结果表明，所设计的电路逻辑功能正确，结构简单，功耗低，且通用性强，易于实现。