论文部分内容阅读
在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘加结构相比，具有并行处理的高效性特点。本文研究了一种16阶FIR滤波器的FPGA设计方法，采用VerilogHDL语言描述设计文件，在xilinx ISE 7．1i及ModelSim SE6．1b平台上进行了实验仿真及时序分析，并探讨了实际工程中硬件资源利用率及运算速度等问题。