论文部分内容阅读
研究FPGA芯片面积设计优化问题。针对FPGA芯片面积在设计值时,需要多种条件加以限制,多个条件来自于不同的编码方案,彼此之间缺少关联性,很难针对来自于不同编码方案的条件建立统一的优化模型,导致传统的单一面积优化模型得到的最优面积计算结果不准确。为了解决这一问题,在对并行FIR滤波器进行电路建模的基础上提出了一种芯片面积优化计算算法,对并行FIR滤波器的性能参数进行分析计算,通过设定融合性较高的约束阀值,快速地从CSD编码方案、DA方案和CSD-DA方案中选择出占用芯片面积最少的设计条件,保证条件最