论文部分内容阅读
ARM与英蓓特推出中国版RealView微控制器开发工具包
ARM公司与深圳市英蓓特信息技术有限公司推出中国版ARM RealView微处理器开发工具包（MDK）。这一新产品是特别为满足中国软件和系统开发厂商的需求而推出的，起价低于5,000元人民币，易于纳入设计工具的整体预算中。中国版RealView MDK即日起可通过ARM授权培训中心暨ARM在中国的工具分销商——深圳市英蓓特信息技术有限公司（简称英蓓特）获得。
RealView MDK整合了RealView编译器及Keil Vision 集成开发环境（IDE），通过为开发厂商提供专针对广泛的基于ARM处理器的微控制器而优化的多功能IDE，帮助他们缩短开发周期，并显着缩减上市时间。该产品不仅支持流明诺瑞、意法半导体、三星、恩智浦半导体和爱特梅尔等供应商基于ARM处理器的标准器件外，同时还支持Cortex-M3、ARM9和ARM7处理器架构。
Vision IDE包含完整的项目管理器、编辑器、调试器和用于精确设计和验证的综合性微控制器仿真器。Vision IDE集成了一个配置向导，可为开发厂商选定的设备提供启动代码和配置模板。IDE下建立的项目可由RealView编译器自动生成。内置的微控制器仿真器可为超过180项基于ARM处理器的微控制器设备构建模型，包括其指令集、片上外设和外置仿真信号。
RealView编译器为微控制器市场带来了设备开发市场享有的高性能。它是特别为实现密度最高的代码而开发和调试的，可产生更小的代码镜像，从而削减终端产品的成本。编译器可为32位ARM和16位Thumb 指令集生成优化代码，支持所有用于C和C++的ISO标准。
为进一步改进基于ARM处理器的应用的代码密度，RealView MDK采用了新型microlib C库（用于C的ISO标准运行时库的一个子集），并将其代码镜像降低最小以满足微控制制器应用的需求。
奥地利微电子推出12位、150ksps、
微功耗A/D转换器 AS1524/25
奥地利微电子公司新近推出12位、单通道、全差分、超低功耗A/D 转换器AS1524，以及双通道、单端、超低功耗A/D 转换器AS1525，以扩展其A/D转换器产品列表。AS1524/25系列采用3x3mm、8引脚TDFN封装，兼具超低功耗、高达150ksps的采样速率以及卓越的动态性能，可满足空间局促的应用需求，是小型电池供电设备和遥感器及笔式数字化仪等便携式数据采集系统的理想解决方案。
秉承奥地利微电子在低功耗方面的业内领先优势，AS1524/25在150ksps最高采样率下的功耗仅为350μA (3V)。先进的自动关断特性可在各次转换之间将器件置为休眠模式，从而在低采样速率下显著降低功耗。在100ksps的低速条件下，功耗降至245μA (3V)。在1ksps速率下功耗降至2.5μA，并且关断模式下功耗只有200nA。
SPI、QSPI 和Microwire兼容接口可高速读取数据，并最大程度减小了电路板空间。两款器件均提供内部时钟，同样可支持外部时钟，从而增加了设计的灵活性。这两款器件采用2.7 至5.25V单电源供电。
AS1524/25系列采用8引脚、3x3mm、TDFN 封装，适合工作在-40°C至+85°C环境温度下。
Cadence新的Allegro平台，变革下一代PCB设计生产力
Cadence设计系统公司发布了CadenceAllegro系统互连设计平台针对印刷电路板（PCB）设计进行的全新产品和技术增强.改进后的平台为约束驱动设计提供了重要的新功能，向IC、封装和板级设计领域的设计团队提供新技术和增强以提升易用性、生产率和协作能力，从而为PCB设计工程师树立了全新典范。
随着PCB平均面积的减小，器件管脚数、设计频率和设计约束复杂度却不断提升。这种持续的挑战使得传统PCB设计方法变得越来越力不从心。基于Cadence在PCB领域的领先地位，新的Allegro平台提供了能够适应和解决这些不断增加的复杂度难题的流程和方法学。
最新发布的Cadence Allegro平台，推出了层次布线规划，和全局布线等新技术，大大提升了基于规则驱动的先进设计能力。该平台还通过新的使用模式和增强的易用性提供了更好的可用性。所有版本的Allegro PCB设计平台均包含新的PCB编辑技术，通过降低新方案学习曲线和优化工具交互，可以提升设计师的效率和生产力。
SYNPLICITY 宣布推出突破性
ASIC 验证解决方案
支持 TotalRecall 技术的 Identify Pro 软件为基于 FPGA 的 ASIC 原型设计提供了完全可视化
半导体设计与验证软件供应商 Synplicity 公司日前宣布推出其具有创新性的ASIC 与 ASSP 验证解决方案Identify Pro。采用 Synplicity 的TotalRecall 技术的Identify Pro软件为基于 FPGA 的 ASIC 与 ASSP原型设计提供了完全可视化，从而使设计人员能以接近于最终设备的运行速度来查找、修改并验证功能故障。Identify Pro 软件提高了包括断言验证和模拟验证在内的现有验证技术的效率，从而大幅缩短整体验证时间，并提高验证覆盖范围及质量。
Identify Pro 解决方案与包括Synopsys的VCS 解决方案在内的各种流行模拟工具协作，可自动将原型设计硬件与现有软件模拟环境无缝连接在一起，以支持系统而全面的 RTL 代码分析与调试。Identify Pro 软件不仅支持模拟器初始化，而且还可自动创建基于FPGA 的原型设计的实际激励测试基准，从而为设计人员提供了在运行速度与性能方面远远超过其它任何 ASIC 验证技术的解决方案。
Identify Pro 软件使基于 FPGA 的 ASIC 与 ASSP 原型设计人员能够直接在 RTL 级以硬件速度实现设计功能调试。这就使 RTL 设计的功能验证速度比 RTL 模拟器快 1万倍之多，且支持“真实世界”的刺激机制，因此 Identify Pro 软件非常适用于网络、音频、视频等应用的验证平台，以及软件内容量极大的设计方案。Identify Pro 软件配合 Synplicity 的 Synplify Premier 物理综合工具使用，能将断言综合技术集成到硬件与断言调试过程中。
Identify Pro 软件采用实时激励(live stimulus)机制，能快速达到功能故障或断言故障等触发点，从而为FPGA 或 ASIC 原型设计提供了最快的故障查找技术。利用包括断言在内的RTL级先进触发技术，我们很快就能发现设计问题，而模拟器则需要几天乃至数周才能发现问题。发现功能故障或断言故障后，我们就能采用 Identify Pro 工具的 TotalRecall 技术在达到触发之前并在用户定义的一定时钟周期内就初始化标准软件模拟器，以提供所有信号与状态值。完整模块状态和测试基准(test bench)能自动导出到 RTL 模拟器，用户能在最初的 RTL 源代码中重放序列和诊断问题。Identify Pro 产品对采用FPGA 硬件进行 ASIC 验证设计的小组而言非常有用，能帮助他们快速找到设计中的功能故障。Identify Pro 工具不仅覆盖了真实世界中的数据，而且还支持真正的硬件速度，从而为查找、修改和验证 FPGA和ASIC 设计中的功能故障提供了全面的验证环境。
ARM公司与深圳市英蓓特信息技术有限公司推出中国版ARM RealView微处理器开发工具包（MDK）。这一新产品是特别为满足中国软件和系统开发厂商的需求而推出的，起价低于5,000元人民币，易于纳入设计工具的整体预算中。中国版RealView MDK即日起可通过ARM授权培训中心暨ARM在中国的工具分销商——深圳市英蓓特信息技术有限公司（简称英蓓特）获得。
RealView MDK整合了RealView编译器及Keil Vision 集成开发环境（IDE），通过为开发厂商提供专针对广泛的基于ARM处理器的微控制器而优化的多功能IDE，帮助他们缩短开发周期，并显着缩减上市时间。该产品不仅支持流明诺瑞、意法半导体、三星、恩智浦半导体和爱特梅尔等供应商基于ARM处理器的标准器件外，同时还支持Cortex-M3、ARM9和ARM7处理器架构。
Vision IDE包含完整的项目管理器、编辑器、调试器和用于精确设计和验证的综合性微控制器仿真器。Vision IDE集成了一个配置向导，可为开发厂商选定的设备提供启动代码和配置模板。IDE下建立的项目可由RealView编译器自动生成。内置的微控制器仿真器可为超过180项基于ARM处理器的微控制器设备构建模型，包括其指令集、片上外设和外置仿真信号。
RealView编译器为微控制器市场带来了设备开发市场享有的高性能。它是特别为实现密度最高的代码而开发和调试的，可产生更小的代码镜像，从而削减终端产品的成本。编译器可为32位ARM和16位Thumb 指令集生成优化代码，支持所有用于C和C++的ISO标准。
为进一步改进基于ARM处理器的应用的代码密度，RealView MDK采用了新型microlib C库（用于C的ISO标准运行时库的一个子集），并将其代码镜像降低最小以满足微控制制器应用的需求。
奥地利微电子推出12位、150ksps、
微功耗A/D转换器 AS1524/25
奥地利微电子公司新近推出12位、单通道、全差分、超低功耗A/D 转换器AS1524，以及双通道、单端、超低功耗A/D 转换器AS1525，以扩展其A/D转换器产品列表。AS1524/25系列采用3x3mm、8引脚TDFN封装，兼具超低功耗、高达150ksps的采样速率以及卓越的动态性能，可满足空间局促的应用需求，是小型电池供电设备和遥感器及笔式数字化仪等便携式数据采集系统的理想解决方案。
秉承奥地利微电子在低功耗方面的业内领先优势，AS1524/25在150ksps最高采样率下的功耗仅为350μA (3V)。先进的自动关断特性可在各次转换之间将器件置为休眠模式，从而在低采样速率下显著降低功耗。在100ksps的低速条件下，功耗降至245μA (3V)。在1ksps速率下功耗降至2.5μA，并且关断模式下功耗只有200nA。
SPI、QSPI 和Microwire兼容接口可高速读取数据，并最大程度减小了电路板空间。两款器件均提供内部时钟，同样可支持外部时钟，从而增加了设计的灵活性。这两款器件采用2.7 至5.25V单电源供电。
AS1524/25系列采用8引脚、3x3mm、TDFN 封装，适合工作在-40°C至+85°C环境温度下。
Cadence新的Allegro平台，变革下一代PCB设计生产力
Cadence设计系统公司发布了CadenceAllegro系统互连设计平台针对印刷电路板（PCB）设计进行的全新产品和技术增强.改进后的平台为约束驱动设计提供了重要的新功能，向IC、封装和板级设计领域的设计团队提供新技术和增强以提升易用性、生产率和协作能力，从而为PCB设计工程师树立了全新典范。
随着PCB平均面积的减小，器件管脚数、设计频率和设计约束复杂度却不断提升。这种持续的挑战使得传统PCB设计方法变得越来越力不从心。基于Cadence在PCB领域的领先地位，新的Allegro平台提供了能够适应和解决这些不断增加的复杂度难题的流程和方法学。
最新发布的Cadence Allegro平台，推出了层次布线规划，和全局布线等新技术，大大提升了基于规则驱动的先进设计能力。该平台还通过新的使用模式和增强的易用性提供了更好的可用性。所有版本的Allegro PCB设计平台均包含新的PCB编辑技术，通过降低新方案学习曲线和优化工具交互，可以提升设计师的效率和生产力。
SYNPLICITY 宣布推出突破性
ASIC 验证解决方案
支持 TotalRecall 技术的 Identify Pro 软件为基于 FPGA 的 ASIC 原型设计提供了完全可视化
半导体设计与验证软件供应商 Synplicity 公司日前宣布推出其具有创新性的ASIC 与 ASSP 验证解决方案Identify Pro。采用 Synplicity 的TotalRecall 技术的Identify Pro软件为基于 FPGA 的 ASIC 与 ASSP原型设计提供了完全可视化，从而使设计人员能以接近于最终设备的运行速度来查找、修改并验证功能故障。Identify Pro 软件提高了包括断言验证和模拟验证在内的现有验证技术的效率，从而大幅缩短整体验证时间，并提高验证覆盖范围及质量。
Identify Pro 解决方案与包括Synopsys的VCS 解决方案在内的各种流行模拟工具协作，可自动将原型设计硬件与现有软件模拟环境无缝连接在一起，以支持系统而全面的 RTL 代码分析与调试。Identify Pro 软件不仅支持模拟器初始化，而且还可自动创建基于FPGA 的原型设计的实际激励测试基准，从而为设计人员提供了在运行速度与性能方面远远超过其它任何 ASIC 验证技术的解决方案。
Identify Pro 软件使基于 FPGA 的 ASIC 与 ASSP 原型设计人员能够直接在 RTL 级以硬件速度实现设计功能调试。这就使 RTL 设计的功能验证速度比 RTL 模拟器快 1万倍之多，且支持“真实世界”的刺激机制，因此 Identify Pro 软件非常适用于网络、音频、视频等应用的验证平台，以及软件内容量极大的设计方案。Identify Pro 软件配合 Synplicity 的 Synplify Premier 物理综合工具使用，能将断言综合技术集成到硬件与断言调试过程中。
Identify Pro 软件采用实时激励(live stimulus)机制，能快速达到功能故障或断言故障等触发点，从而为FPGA 或 ASIC 原型设计提供了最快的故障查找技术。利用包括断言在内的RTL级先进触发技术，我们很快就能发现设计问题，而模拟器则需要几天乃至数周才能发现问题。发现功能故障或断言故障后，我们就能采用 Identify Pro 工具的 TotalRecall 技术在达到触发之前并在用户定义的一定时钟周期内就初始化标准软件模拟器，以提供所有信号与状态值。完整模块状态和测试基准(test bench)能自动导出到 RTL 模拟器，用户能在最初的 RTL 源代码中重放序列和诊断问题。Identify Pro 产品对采用FPGA 硬件进行 ASIC 验证设计的小组而言非常有用，能帮助他们快速找到设计中的功能故障。Identify Pro 工具不仅覆盖了真实世界中的数据，而且还支持真正的硬件速度，从而为查找、修改和验证 FPGA和ASIC 设计中的功能故障提供了全面的验证环境。