论文部分内容阅读
设计了一个应用于H可（快速傅里叶变换）系统的43位浮点乘法器．该乘法器采用一种先进的MBA（modifled Booth algorithm）编码与部分积产生技术以及一种优良的折中压缩结构，使用了平方根进位选择加法器，同时，还运用了一种方法使得最终求和、舍入和规格化同时完成，提高了运算速度．采用四级流水线，使用FPGA进行验证，采用0．18μm标准单元库综合实现，系统时钟频率可达184．4MHz．