随着网络技术的发展,设备间通过网络互联、传输数据越来越被广泛应用。尤其在视频、音频等以大数据量为特点的设备间数据传输领域,对网络的传输速度和处理能力提出了更高的要求。然而采用传统软件实现的TCP/IP协议栈来处理大量数据传输的方式,已经不能满足网络对高速传输和高处理能力的需求。对此,本文设计实现了基于FPGA纯硬线电路的千兆UDP/IP处理器的高速传输系统。本文在对TCP/IP协议中的应用层、传输层、网络层和数据链路层原理进行深入研究的基础上,完成了对UDP/IP处理器的设计。其设计的核心主要有三部分,分别为UDP/IP协议栈、MAC控制器和系统配置模块。UDP/IP协议栈负责对用户数据在传输层和网络层的数据进行解析和封装工作;MAC控制器完成数据链路层的协议功能;系统配置模块通过Wishbone总线,对UDP/IP协议栈、MAC控制器和物理层PHY芯片进行用户自定义的配置,配置项主要包含通信双方的IP地址、MAC地址和一些功能的使能。UDP/IP处理器在网络通信中,采用全双工的通信方式,对于数据发送:UDP/IP协议栈先把应用层的数据封装成以太网帧,然后交给MAC控制器,经过MAC控制器处理后交给物理层芯片发送给接收方;对于数据接收,MAC控制器先从PHY芯片拿到发送方发送的数据,经处理后交给UDP/IP协议栈进行解析,获取用户数据交付给应用层。本文在整个UDP/IP处理器的设计实现后,在Isim13.4软件上完成了功能仿真验证,并以ALTYS开发板和PC机搭建了硬件测试系统。其中,在ALTYS开发板通信一端,运行有本论文设计的UDP/IP处理器,并以串口充当它的应用层;在PC机通信一端,编写并运行UDP通信程序,用WireShark抓取数据包。测试结果证明本论文设计的UDP/IP控制器能正确地收发数据,用网络测速软件测得传输平均速度为119MB/s(952Mb/s)。这说明本论文设计的UDP/IP控制器能实现千兆以太网的数据传输。