超深压微米(VDSM)半导体技术的进展允许将一个复杂的电子系统集成在单一芯片上,即构成一个片上系统(SOC)。在移动通信及消费类电子产品的巨大市场需求推动下,SOC芯片已经由数字SOC转向包含了复杂数字信号处理器、存储器、高性能模拟和混合信号功能以及实时操作系统的混合信号SOC。随着芯片集成度的增加,对混合信号SOC中内嵌模拟芯核(Embedded Analog Cores)的测试带来了新的困难。内建自测试(BIST)不仅能够减少SOC的测试和验证时间,而且提高了故障覆盖率。因此BIST技术是实现有效测试内嵌模拟芯核的重要途径。本文对混合信号电路的测试理论与方法进行了研究,作者的主要工作有如下四个方面:1.研究了模拟电路的可测性分析方法。包括:(1)模拟电路的可测性测度。可测性测度不仅提供了一个量化的指标以便能够比较不同的可测性方法,而且可以据此寻求最佳的电路测试节点集或确定其中存在的正则模糊组。本文将故障诊断方程灵敏度矩阵的列秩作为电路的可测性测度定义,详细推导出了适用于多输入多输出系统的可测性测度的一般表示式。(2)可测性测度的简化计算。为使可测性测度的计算能够完全自动化,并降低其计算处理的复杂度和避免数值计算所带来的舍入误差,本文建立了传递函数分子和分母乘积项的系数相对于各故障元件参数的偏导数与行列式判决图之间的关系。(3)可测性的改善。为了降低测试成本和提高故障覆盖率,必须对原芯核电路进行可测性设计,为此本文研究了几种用以提高电路可测性的措施。2. 研究了产生片上测试激励信号的方法。以产生频率、幅度和相位可调的高精度模拟测试信号并尽量减少芯片的面积开销为目标,本文研究了离散积分振荡器和高阶调制器的特性,提出了一种利用梯级结构的积分器来实现高阶调制器的方法,并将基于行列式判决图的符号分析方法用于梯级结构积分器的系数量化。由于这种梯级结构积分器的噪声传递函数对由量化而带来的<WP=6>较大系数变化不敏感,因此能够实现比传统的级联形式积分器更接近于原噪声传递函数的零极点分布。此外,本文还研究了利用不同频率、幅度和相位的正弦测试信号来产生多个频率的片上激励信号的方法。3. 研究了模拟电路故障的可测性测试。随着微电子技术的持续发展,芯片的集成度不断增长,导致其可测性严重下降。本文研究了低可测性模拟电路中存在的模糊组问题,提出了一种正则模糊组的确定方法,该方法仅需对可测性矩阵进行一次QR分解,避免了采用组合搜索算法。根据对被测电路的可测性设计,本文研究了一种混合信号BIST的结构性测试方案。针对该BIST测试方案,提出了一种适用于低可测性模拟电路和纯电阻网络的多故障诊断算法。低可测性模拟电路的多故障诊断算法仅需两个单一频率的正弦测试激励信号。在纯电阻网络的多故障诊断算法中同时考虑了由电路元件值的容差而引起的测试激励变化。4. 研究了混合信号电路测试中的约束条件。可测性设计和内建自测试引入的附加电路不但增大了芯片的硬件开销,而且可能对原电路的功能造成一定影响。当混合信号电路作为一个整体来测试时,为了实现对数字部分中所有呆滞型故障的测试,如何确定其模拟激励输入乃是本文所研究的另一个问题。理论研究和实验结果验证了本文方法和所得结论的正确性。