随着数字系统的飞速发展,超高速数据流已成为现代数字系统的一个主要特征。伴随着信号频率的不断上升,数字系统的前端就需要用到高速,甚至超高速的数据采集系统来对信号进行采样以实现对信号的传输。随着越来越多的应用场合,如野外作业场地和设备生产现场,希望在对信号进行采集后可以直接回现出原信号,以便直接对信号进行分析和观察等,因此便携式数据采集及波形回现系统就有了一定的发展空间。本论文设计并实现了一种硬件结构简单、稳定性高、精度高、功耗低的高速数据采集及波形回现系统,包括硬件平台的设计和Verilog HDL(Verilog Hardware Design Language,Verilog硬件编程语言)语言编程。系统采用FPGA(Field Programmable Gate Array,现场可编程门阵列)+随机等效采样的结构来实现,不仅能对高速信号进行采样,还可直接重构出被采样信号。本文的主要研究内容如下所述:首先对现有的数据采集方法进行分析,确定了系统的数据采集方案:采用实时采样和随机等效采样结合的工作方式。当信号频率较低时使用实时采样,当信号频率较高时使用随机等效采样。实时采样可直接进行,无需对采样数据进行额外的处理便可直接恢复出原信号;而随机等效采样则需要一定的触发采样过程和信号处理过程才可实现对原信号的重构,因此本设计的研究重点将放在随机等效采样的实现上。对随机等效采样而言,使用中等采样速率的AD(Analog to Digital,模数变换)芯片即可达到较高的等效采样率,这不仅减小了实现难度,还可避免使用GSPS级别采样率的芯片,以免信号频率过高,产生串扰、干扰、抖动等现象从而影响系统工作的稳定性。随后,对随机等效采样的两个关键技术:短时间测量和波形重构技术做了介绍。重点研究了现有的短时间测量方法,分析了其优缺点,以便最终可与本设计使用的时间测量方法进行对比,突显它的优越性。其次根据制定好的数据采集方案设计了硬件平台。采用FPGA作为系统的主控制器和运算器来协调各模块的工作,完成对各模块的控制及数据交换,同时实现随机排序算法。分别以比较器、AD采样芯片、DA(Digital to Analog,数模变换)转换芯片为核心完成了触发电路、模数转换模块和数模转换模块的电路设计。给出了系统电源模块的详细设计,讲述了系统的PCB(Printed circuit board,印刷电路板)布局布线。然后将系统划分为更具体的模块,详细介绍了各模块的实现原理。以实现随机等效采样为主,使用Verilog HDL语言实现了模块化的结构,完成了触发整形模块、短时间测量模块和波形重构等模块的编程。同时使用嵌入式逻辑分析仪Signal Tap II对各模块的重要信号进行分析,结合仿真结果来详细讲述各模块的实现原理和实现过程。其中,短时间测量模块通过使用一种新型时间测量方法——状态法来测量时间,该方法无需额外硬件开销即可达到纳秒级的测量精度。在波形重构时优化了随机排序算法,进一步提高了系统的性能。因此,新型的时间测量方法和优化后的随机排序算法是本设计的两个亮点。最后,通过给系统提供输入信号并对其进行采样,再使用示波器观察重构出的波形即可验证本文设计的高速数据采集与波形回现系统是否能够满足系统的指标要求。文章结尾对本文的工作进行了总结,指出了设计上的不足之处,并展望了下一阶段的具体工作,以期对系统做出改进。