随着通信技术和硅工艺的飞速发展，CMOS射频集成电路（RFICs）成为研究热点。作为射频集成电路的关键元件-片上电感，与传统的分立电感相比，具有噪声小、功耗低和尺寸小的优点。射频模块，如压控振荡器、低噪声放大器、以及功率放大器等对片上电感有着广泛的需求。但由于硅衬底的损耗，硅基电感品质因数（Q值）的提高受到限制。本论文依托电磁场有限元分析方法，研究了影响硅基电感性能的因素，并在此基础上提出了适用于超宽带射频集成电路的电感新结构。本文的主要研究内容如下：　　 首先详细介绍了硅基平面螺旋电感的基本理论，主要性能指标及损耗机制。研究了电感的形状、几何参数，电感材料参数，硅衬底电导率、隔离层材料、隔离层厚度对电感值L、电感品质因数Q值以及自谐振频率的影响。最后针对应用于射频集成电路的电感给出了几个设计原则。　　 其次针对如何降低电感线圈的损耗，提出了线宽与间距渐变的线圈优化结构。由于电感的磁场分布是由外圈向内圈逐渐增强，本文提出了电感线圈的优化结构来减小线圈损耗，该结构的线圈宽度从外圈向内圈渐缩、间距渐扩。由于内圈的磁场强度大，选用小的电感线宽和大的电感间距来减小磁场损耗和降低邻近效应；外圈的磁场强度较小，因此选用大的电感线宽和小的电感间距来减小欧姆损耗和芯片而积。　　 另外在衬底与线圈之间加入图形化接地保护结构（PGS）减小衬底损耗，达到提高电感性能的目的。衬底损耗主要是由衬底的感应涡流所引发的，因此为了减小衬底的感应涡流，本文提出了由多品硅构成的、与线圈电流方向成正交的栅状PGS结构。该结构一方面切断了衬底感应出的涡流电流，另一方面减小了线圈所产生的磁感线对衬底的渗透，降低了衬底损耗。　　 最后提出了将上述两种分别针对线圈损耗和衬底损耗优化的结构组合起来的新型电感结构。该电感结构不仅占用芯片面积小、与标准CMOS工艺相兼容，而且Qmax高达24.2，比常规电感提高了近67％，自谐振频率高于1.5GHz，在超宽带频带范围内电感值稳定在2～3nH。结果证明了新型电感结构能够有效降低损耗，使电感性能得到增强。