随着半导体行业的飞速发展，集成电路规模的不断提高，系统芯片SoC(System on Chip)技术已逐渐成为集成电路技术的主流。由于信息产业的迅猛发展，信息化已经深入到国计民生的各个方面，人们对于信息安全的要求也越来越高。而随着整个信息系统中数据传输量呈几何级数状增长，人们对数据传输的安全性和实时性的要求都在不断增加，加密技术尤其是高速高效的硬件加密技术，在集成电路设计领域越来越重要。本论文就着重介绍基于高级加密标标准-AES算法的全流水可变密钥的AES加密模块设计。　　 本文以北大众志PKUnity863-SK系统芯片为依附平台，介绍了加密芯片的发展现状，AES(Rijndeal)加密算法和改进的等效算法结构，并针对全流水可变密钥设计对AES标准算法进行了优化。之后本文对一种全流水可变密钥的AES加密模块的整体结构、外部接口、运行环境，功能特性和工作流程等各方面进行了分析，尤其着重介绍实现加/解密全流水可变密钥的硬件结构。最后对子功能模块进行了介绍，并用进行了测试。　　 综上所述，本文在AES加密算法的基础上，优化并提出全流水可变密钥加解密设计，并用Verilog语言加以实现，在模拟环境下参照AES的官方用例进行了验证和测试，并与其它设计进行了比较。