可编程逻辑器件在数字电路设计中一直扮演着重要的角色。与专用集成电路(ASIC,Application Specific Integrated Circuits)芯片不同,可编程逻辑器件(Programmable Logic Device,PLD)在设计完成时并没有确定的逻辑功能,而是可以在流片之后,由用户根据自己的实际需求对其进行编程,赋予可编程器件具体的逻辑功能。可编程逻辑器件从70年代发展至今,已经历过PROM、EPROM、PLA、PAL、GAL等多个品种。PLD器件的研究设计为以后复杂可编程逻辑器件打下坚实的基础。本文的研究课题是从一个简单的PLD结构入手,详细分析PLD器件的组成,它由“与”阵列和“或”阵列构成。与阵列产生有关与项,或阵列将所有与项构成“与或”的形式。由于任何组合逻辑函数均可化成与或的形式,而任何时序电路均可由组合逻辑电路加上存储元件(触发器)构成,所以PLD的“与或”结构对实现数字电路具有普遍意义。本文研究的主要内容是以EEPROM BIT Cell为中心,构建完整的GAL器件。在全面理解了浮栅单元的工作原理基础上,围绕GAL的构成原理,搭建了完整的GAL电路原理图;完成了GAL器件的全面仿真;顺利的完成了GAL器件的版图布局布线。在整个GAL器件的设计过程中,不断优化、改进电路设计,为了得到更多的关于EEPROM BIT Cell的数据,专门设计了一个用于测试各类EEPROM单元的测试芯片。该芯片在公司的支持下,在0.35um EECOMS工艺上成功的进行试投片,从测试的结果来看,已经取得了很好的结果。目前该芯片还存在一些遗憾,但通过我们不断的努力,完全解决该缺陷。