随着航天事业发展,锁相环作为航天器核心器件之一的集成电路,对其性能和可靠性的要求也越来越高。随着集成电路工艺节点的不断向前推进,辐照对锁相环的影响日趋严重。电荷泵型锁相环由于其捕获范围宽、锁定相位误差小,一直得到广泛的研究与应用。本文基于电荷泵型锁相环的基本原理,按照集成电路正向设计方法学,设计一款低相位噪声、面积开销小的抗辐照锁相环。主要研究工作及成果如下:第一,针对低相位噪声的要求,研究了通过增加延时链的方法,消除鉴频鉴相器的死区,降低由参考信号引入的串扰从而降低相位噪声;另一方面,压控振荡器直接采用低通滤波器的输出信号供电,通过该信号的变化控制压控振荡器振荡频率,降低电源噪声和衬底噪声对压控振荡器的干扰,从而达到降低整体相位噪声的要求。芯片实测结果表明,在1MHz时,压控振荡器的相位噪声约为-90 d Bc/Hz。第二,针对面积开销小的要求,由于滤波电容和电源解耦电容占用的版图面积较大,此两部分版图上除电源地线外无其它信号线,而电源网格一般用高层金属铺成,所以这种情况下就可以利用中间金属层搭建特殊形状,充分利用中间金属的层间电容和层内电容,一定程度上减小版图面积。内核部分版图面积为0.06mm~2。第三,针对抗辐照的要求,采用双指数电流源模拟辐照效应,确定电路的敏感节点。将锁定检测信号引入到电荷泵模块,当锁相环在辐射条件下失锁时,锁相环通过锁定检测信号开启更多的电荷泵单元,增大环路带宽,缩短频率捕获时间,加速锁相环锁定,即减小辐射效应对电路的影响时间。通过对标准单元进行电路版图加固,提高数字模块的抗辐照能力。特别地,针对鉴频鉴相器中的触发器,进行抗单粒子翻转和抗单粒子瞬态加固,进一步提高锁相环的抗辐照性能。通过对比加固前后仿真结果,验证了加固方案的有效性。第四,采用28nm工艺进行了流片测试与验证分析,芯片实测结果表明其最大最小周期与理想周期偏差不超过100ps,均方差为15.3ps,在1MHz点的相位噪声为-108 d Bc/Hz。通过实测数据与仿真数据的对比,验证电路仿真的可靠性与合理性,并对下一步的工作改进提出合理建议。