北京谱仪III是改进后的北京正负电子对撞机(BEPCII)上的大型探测器,由于其内径迹室部分目前老化情况比较严重,需要预研下一代内径迹室的技术方案。为此,高能物理研究所实验物理中心探测器、电子学、数据获取和物理软件组人员联合山东大学在2012年申请了国家自然科学基金大科学装置联合基金,获准开展“北京谱仪Ⅲ主漂移室内室改进的MAPS探测技术研究”,其中电子学系统的研究是该项目的子课题。电子学系统根据MAPS(Monolithic Active Pixel Sensor,简称MAPS)项目需求,需要实现1/10内室模型的研制。考虑探测器芯片的信号特征以及项目数据传输的需求,需设计芯片的数据读出、处理相关电路以及编写相关FPGA固件程序并进行测试。电子学系统包括两级电路。第一级为Ladder级,该级电路将10个探测器芯片作为一个单元模块,在软板进行打线并将信号引出,传输至后端电路;第二级为前端控制板,该级电路作为数据数据处理的主要部分,需要负责DAQ、探测器与电子学的互相通信。包括配置信息的加载,控制信号的实现,Ladder采样数据的传输与处理。同时电源供电电路针对信号的特点对所有模块供电并进行监测。程序控制实现的主要功能是电子学系统的控制与数据的传输处理。其中包括JTAG(Joint Test Action Group;联合测试工作组)协议对芯片配置信息的加载,数据的处理,TCP/IP网络通信协议的编写。设计中灵活利用FPGA中的丰富逻辑资源进行数据的处理与通信协议的设计,程序中每一级均设置了缓存机制,对数据进行缓冲处理,保证了数据的稳定性。针对设计的功能,通过程序仿真,电脑模拟等方法验证其功能。联合DAQ及探测器组测试并取数,测试系统整体功能,并对取数结果分析验证系统功能。