当今社会,模数转换器(ADC:Analog-to-digital converters)被广泛应用于通信系统、生物医学植入和数字辅助模拟电路等领域。在各种ADC中,由于逐次逼近型(SAR:Successive Approximation)ADC具有数字化特征显著,结构简单以及功耗低等优点,是近年来ADC研究热点之一。比较器是SAR ADC的关键模块,比较器的速度、分辨率、功耗等会直接影响SAR ADC的相关性能。预放大再生锁存比较器相对其它比较器具有速度快、功耗低、分辨率高等优点,适合做高速比较器。然而,随着工艺尺寸的降低,器件失配问题越来越严重,这会增大输入端的失调电压,降低精度,不利于比较器在高精度场合的应用。因此本论文将重点研究适用于高速高精度SAR ADC中的比较器设计及实现。首先,本文简要介绍比较器原理,分析不同结构比较器的优缺点及适用领域;其次针对高速高精度SAR ADC,本文设计了两种结构不同的比较器并进行相关仿真分析。其中,第一种是基于正反馈的快速放大比较器,第二种是基于电压提升技术的动态比较器。基于上述两种比较器,提出了一种新型失调电压校正电路以降低比较器由于晶体管失配及电容失配等导致的失调电压,提高比较器精度。最后在对数模混合电路的版图设计方法进行研究的基础上,完成了性能更优比较器的版图设计及相关后仿真。本设计采用的是TSMC 40nm CMOS工艺。前仿真结果表明,两种比较器均可在1.1V电压,500MHz时钟下正常工作,基于电压提升技术的动态比较器性能更优。该比较器后仿真和前仿真性能随工艺角、温度的变化规律一致,均是传输延时和功耗随不同工艺角温度变化较小,性能稳定。后仿真结果表明,这个高速高精度比较器的最大传输延时为120.5ps,功耗最大为18.72μW,输入失调电压低于1/2LSB,可以分辨200μV电压。这个比较器达到了12bit精度,满足12bit 32MS/s SAR ADC对比较器的性能要求。