目前，随着半导体工艺不断发展，电子系统也具有更高的集成度，而处理器的性能也有了较大的提高。高性能处理器低功耗、高性能的特点给处理器的可靠性带来了负面效应，带来了频发的硬件故障。为了提高处理器和系统的可靠性，各种容错机制和方案应用而生，这样观察故障在系统各个层次中的表现显得极为重要。同时评价各种容错方案，也需要在容错机制的实现层获得期望的行为。而基于仿真的故障注入具有可观察性和可控性，但局限于硬件层次的仿真故障注入不能观察故障在软件层的表现，因此具有一定的局限性。在硬件设计过程中的软硬件联合仿真验证环境为基于仿真的故障注入提供了新的平台。通过对软硬件联合验证环境进行一定修改和裁剪，可以建立一个基于联合仿真的层次化故障注入系统。这样就实现了高精确的故障建模和较高的仿真效率，方便观察故障从底层硬件到顶层软件中的表现。本文研究联合仿真验证环境，并在此基础上对联合仿真故障注入平台进行研究，并对其中关键的技术进行研究。并且让其可以对故障从结构级到操作系统和应用程序的影响进行观察。首先分析联合仿真验证环境，剖析验证环境组成和交互方式，而后分析故障注入平台的组成、交互方式，对其控制器、状态收集器、监视器、分析器等组件在故障注入平台中的作用和实现细节。然后分析硬件描述语言在硬件开发中的作用，对模拟器如何将硬件开发源代码在其内部进行表示和管理。研究基于Verilog PLI技术的故障注入工具VPFIT组成和描述，从加快故障注入和丰富故障模型角度去研究一个适应联合故障注入平台的方法和技术。最后，利用新的方法和技术让故障注入平台进行针对OpenSPARC处理器的故障注入实验，并统计故障从底层到顶层软件不同层次的表现以及分布规律。