论文部分内容阅读
随着嵌入式系统中图形处理、3D游戏等基于浮点的运算密集应用日益增多,高性能低功耗的浮点运算单元将成为未来嵌入式处理器关键部件。本文围绕浮点运算单元的架构设计,重点研究提升浮点运算能力、减少硬件开销、降低动态功耗等关键技术,主要研究内容和创新点包括:1、浮点SIMD指令集扩展及其高效资源复用硬件框架。首先设计了面向并行处理应用的的浮点SIMD指令集,并提出了一种采用资源复用的SIMD运算单元设计方法。该方法通过将执行双精度指令的数据通路分割为相互独立的两路,仅通过增加少量控制逻辑,实现单精度SIMD运算对双精度指令数据通路的高路和低路的高效复用,以极小的硬件代价获取浮点运算性能的大幅提升。2、统一的浮点除法与开方SRT算法。提出影响SRT算法性能和开销的主要参数的选择方案。基于边界值公式变换和操作数预处理的方法,实现了除法和开方SRT选择函数的统一。提出一种基于常量比较和译码的选择函数设计方法,解决传统设计资源占用大、电路延时长的问题。基于在线转换的商和平方根的累加方法,将累加过程转变为简单的移位操作和逻辑或操作。基于预测的运算加速机制,利用浮点运算特征预测计算结果,根据预测结果对SRT算法迭代次数进行控制以实现运算加速。3、针对浮点加法和除法/开方运算的快速舍入方法。在浮点加法结果舍入逻辑中将尾数取补码过程和舍入加法过程合并,仅用一个加法器就实现了取补码和舍入的过程,解决舍入延时长的问题。基于在线转换的SRT除法与开方舍入机制,利用SRT算法迭代的计算过程直接得到舍入加1和减1的值供舍入判断逻辑选择,解决了关键路径问题。4、基于浮点运算特征的细粒度门控时钟优化技术。基于不同运算精度的门控时钟技术,在浮点单精度运算时彻底关闭空闲的低位数据以降低功耗。基于异常预测的门控时钟技术,通过预测当前指令发生异常的情况,在预测到异常发生时关闭整个数据通路的时钟,消除冗余动态功耗。基于运算结果预测的门控时钟技术,操作数为零或者无穷时根据指令类型预测运算结果,并关闭相应的数据通路的时钟以减少动态功耗。