随着雷达、图像、通信等领域对高速信号处理的要求,研究人员正寻求实用的高速数字信号处理算法,以满足实际应用中对高速数据处理设备的需求。LMS算法作为一种经典的自适应滤波算法,被广泛应用于各种数字信号处理设计中。然而LMS算法的迭代结构限制了其在高速数据处理领域中的应用,因此本文的研究重点是LMS算法的推广算法及其FPGA实现方式。首先,在查阅大量相关文献的基础上,本文综述了高速自适应数字滤波器的研究背景和研究现状;介绍了FIR数字滤波器在结构上的特点,以及一些常用的高速架构方式,如流水线结构、并行处理结构等。其次,本文对LMS算法进行了简单的介绍,着重分析了LMS算法的收敛特性。根据弛豫近似方法,推导了DLMS算法,并对LMS算法和DLMS算法做出了性能比较。结果表明,DLMS算法以牺牲部分收敛速度为代价,获得了高速并行处理能力。然后,本文详细介绍了基于FPGA的并行度为2的8阶8位DLMS自适应数字滤波器设计思路以及实现方法。系统的整体结构采用了并行处理的架构方法,而在单个支路采用了细粒度流水技术来缩短系统的关键路径。实验表明,系统可以在200MHz采样率条件下正常工作。最后,本文在并行DLMS自适应数字滤波器设计的基础上,提出了两种实用设计方案。一种是基于参数控制滤波器长度的可重配置DLMS自适应数字滤波器设计。该设计采用的是一种离线控制策略。第二种方案是一种智能控制策略。DLMS自适应滤波器自动根据信号环境选择合适的滤波器长度和迭代步长,从而在保证较小稳态误差的同时加速收敛过程。