随着嵌入式应用日新月异,高性能低功耗的嵌入式处理器是未来嵌入式系统的重要需求。超标量技术通过单周期多指令并行发射、执行和退休,有效提升处理器性能,已成为当前高端嵌入式处理器技术发展的新趋势。本文重点研究超标量嵌入式处理器若干高性能低功耗关键技术,主要研究内容和创新点包括:1、无延时分支预测和低功耗分支折合机制。提出了一种通过全局预测历史索引分支历史表的无延时分支预测方法,解决超标量流水线全局分支历史别名问题。根据短循环取指特性提出基于指令缓冲区中已发射指令回收利用的循环分支折合技术。在出现循环分支时从动态开辟的指令回收区内回收循环体指令,消除分支性能损失并降低取指功耗。2、具有快速退休功能的非阻塞投机乱序执行机制。动态分配保留站的非阻塞发射机制解决数据相关性对指令发射的影响。基于投机标志的乱序执行方法消除控制相关性对流水线阻塞,并在分支预测错误时快速恢复指令预取现场补偿性能损失。通过一种由运算单元控制寄存器回写的快速退休机制,解决长延时指令执行对主流水线退休的阻塞。3、片上存储器高性能低功耗技术。提出指令Cache行内访问低功耗模式和后向分支跳转下的低功耗技术。基于访问请求缓冲的非阻塞流水线技术解决数据Cache访问冲突。在SPM设计中,引入两种工作模式、提出处理器和DMA任务级并行机制及SPM扩展方法。并在SPM基础上实现快速硬件堆栈,支持程序无缝切换。4、通用协处理器扩展技术。通用协处理器指令实现基本指令集到扩展指令集的信息交互,解决16位指令集扩展难题。进一步提出了同步和异步工作模式、非精确异常下指令级并行技术和支持优先级的中断响应机制等优化方法。5、基于数据通路不可观察性(ODC)的RTL级门控时钟优化算法。在门控条件提取算法中引入总线和短路径计算模型,有效降低运算负荷。在门控时钟综合算法中,引入通路ODC概率作为门控逻辑综合的重要依据,优先优化门控概率高的数据通路,提高门控网络的效率。6、提出了面向对象的处理器时钟精确模型设计方法,将流水线建模为结构与功能模型,通过结构模型对功能模型的调度实现快速重构,高效支持流水线设计空间搜索。在此基础上进一步提出了通过时间域和空间域仿真压缩加速SoC功能验证的处理器快速仿真模型设计方法。本文提出的关键技术对于超标量嵌入式处理器提升性能、降低功耗、增加扩展能力等方面具有积极的作用。