论文部分内容阅读
H.264/AVC作为新一代视频压缩标准，有较高压缩比。但与此同时，编码器的复杂度也急剧上升。使用FPGA实现的H.264编码，能够完成复杂度极高的高清视频实时编码，具有很重要的意义。本文研究了H.264变换量化和熵编码的FPGA实现与优化。首先，给出了FPGA实现DCT算法的3种设计结构，通过比较选择四级流水结构为最终的实现方法，并对重构环中的变换与量化进行了级联实现。然后，分析了CAVLC编码，给出了零跳转的优化方法和变换表格优化的方法。最后，对于非零数据CAVLC编码，提出Level编码和RunBefore编码并行的编码思想。在ISE12.3平台上，使用VerilogHDL语言实现了变换量化和CAVLC算法，并进行了大量数据测试。实验结果表明DCT四级流水结构最高工作频率为506.124MHz，重构环中的变换量化为274.586MHz，CAVLC编码模块为238.308MHz，可以满足高清视频的编码要求。