半导体芯片的可靠性是学术界和芯片制造业的重要课题，而电迁移问题是其中最重要和最持久的挑战之一。由于超深亚微米(0.18-0.15μm)铝互连线不仅是当前最主要的芯片制造技术，而且作为最先进的铝互连线技术，其自身依然面临层出不穷的电迁移问题，所以研究制造工艺与它们的关系不仅有利于更加深入地了解电迁移现象并获得有工业应用价值的成果，对提高我国微电子制造技术水平也有积极意义。本论文系统地研究了制造工艺对超深亚微米铝互连线电迁移可靠性的影响机制。论文首先在已知的电迁移理论和经验结论基础上，推导出了电迁移过程中离子流的散度方程，将电迁移寿命与重要的物理参数定量地联系了起来。由于制造工艺将决定这些物理参数的具体分布，论文接着仔细分析了当前最先进的铝互连线技术的制造特点，总结出制造工艺对重要物理特性——如薄膜微结构，导线中电流、温度分布和界面特性等——的影响将决定超深亚微米铝互连线的电迁移可靠性。本论文的实验部分详细讨论了制造工艺，尤其是薄膜沉积工艺对微结构、电流拥挤现象和界面反应的影响机制。论文首先研究了三种典型的钛衬底对互连线的微结构以及电迁移可靠性的影响，发现并解释了铝薄膜表面粗糙度、反射率、织构以及电迁移寿命之间的强关联性；其中对离子化金属等离子体溅射工艺中的衬底偏压效应作了进一步研究，发现并解释了低偏压有利于铝互连线微结构的现象。论文接着仔细研究了制造工艺对插塞终端型互连线结构中电流拥挤现象及最终电迁移寿命的影响机制，提出并证明了电迁移平均失效时间与电流强度大小以及其梯度分布之间的定量关系。最后，论文探讨了氮化钛衬底与铝铜薄膜之间的反应对晶圆级和封装级电迁移可靠性的影响机制。论文的最后部分总结了全部研究工作的核心成果和创新点。