随着工艺尺寸的不断缩小和电路规模的不断增大,静电放电(Electrostatic Discharge,ESD)对集成电路(Integrated Circuit,IC)的影响也越来越显著,人在地面行走产生的静电对于电子产品来说都可能是极其危险的。而且静电除了放电冲击外,也可能在洁净的环境中吸附杂质或者将杂质和产品粘连到一起。从1970年代开始,ESD对电子产品的损伤受到重视,特别是人体静电的放电造成了大量产品失效和良率降低。从此,业界从器件结构、电路设计、工艺控制和应用等环节都进行了大量研究,降低ESD对电子器件的损伤,ESD保护技术成为集成电路工业界必不可少的研究热点。本文研究了集成电路ESD保护相关技术,包含ESD保护器件优化设计、全芯片ESD保护和系统级封装(System in Package,SiP)的ESD保护协同设计技术,在器件-电路-系统级封装不同层次上讨论集成电路的ESD保护设计技术。本文主要内容总结如下:(1)结合已有研究基础,对ESD保护器件硅可控整流器(Silicon Controlled Rectifier,SCR)进行优化设计,提高维持电压,增强抗闩锁效应的能力。提出了一种阴极和阳极完全分割的版图优化方式,降低发射极注入效率,提高维持电压,并保持足够的失效电流能力,在双向ESD保护中进行了试验验证和分析;同时验证了两种不同的完全分割SCR(SeSCR和Anti-SeSCR),通过改变电流流通路径,从而改变整体器件中本征SCR和本征二极管的电流分布情况,调整完全分割比例、分割宽度和版图形式等因素可以得到满足不同应用需求的ESD保护特性。(2)增加旁路电流通路,降低本征SCR中发射极电流的比例,也可以增大SCR的维持电压。研究了一种发射极并联电阻的方法,调节外部并联电阻,维持电压随着并联电阻的减小而增大,体现了较强的灵活性;针对SCR电流通路中发射极电流,增加额外的晶体管分流电流,从而对维持电压造成影响。本文在双向SCR中增加补偿层,实现了维持电压的提高,通过仿真分析和测试结果对比,说明该方法的有效性。(3)结合全芯片ESD保护设计,针对双极工艺中的器件结构,分析了一种通用运算放大器的ESD保护设计,特别是利用器件的寄生特性实现了自保护的输出级,全芯片满足人体模型(Human Body Model,HBM)ESD 4kV以上的保护能力;针对CMOS工艺特征和视频放大器电路结构,采用基于电源轨的全芯片ESD保护优化设计,通过优化电源轨之间的钳位结构,从而将全芯片HBM ESD保护能力从600V提升至3.5kV,满足了工程应用的需求。以上的分析均采用传输线脉冲测试(Transmission Line Pulse,TLP),通过表征端口特性,分析失效薄弱点,从而实现电路ESD性能的优化。(4)在器件和全芯片保护优化设计的基础上,研究系统级封装中片上和板级ESD保护协同设计方法。结合系统级封装产品ESD保护方案优化的实例,分析片上ESD保护结构的特性,提出了板级保护优化设计的方案,提升了对混合信号SiP端口薄膜电阻和RS422/485芯片差分信号端口的ESD保护性能,实现了可靠性、成本和上市时间等多种因素的平衡,从而指导多芯片集成产品的可靠性设计。