在加速器驱动次临界系统(ADS)注入器Ⅱ的运行过程中,需要一套同步系统控制注入器Ⅱ上相关设备的同步。本文针对此要求,设计了一套基于FPGA的同步控制器。本文所设计的同步控制器以事件定时系统为基础,分主板和从板两部分。主板的作用是,通过光纤将触发事件发送给多个从板。从板的作用是,在收到来自主板的触发事件后,给相关设备发送延时和脉宽可调的触发信号。同步控制器以FPGA为核心,以SFP模块作为主板和从板之间的同步事件传输接口,用以太网传输上层控制信息。从板采用了精密的时钟数据恢复芯片,用来恢复出与主板参考时钟同步的时钟信号。同时,从板采用数字延时芯片,产生脉宽和延时可调的触发信号。本文的主要目标是设计出符合要求的同步控制器主板和从板硬件电路板。本文对同步控制器硬件的具体设计过程进行了重点论述,之后也详细说明了一套应用于同步控制器的程序设计,这套程序是为了能进一步测试同步控制器性能,同时也可以作为一套同步控制器应用程序。最后对整个同步控制器在实验室做了详细测试。结果表明,本文设计的同步控制器的硬件电路板各项指标都满足设计要求。