在新能源革命的背景下,功率半导体器件电压等级不断提高。由于现阶段封装设计缺乏系统的理论指导,功率半导体更高的耐压水平使器件封装绝缘设计的难度陡升,碳化硅等宽禁带器件的高速发展更是给功率器件封装多物理场耦合设计带来了巨大挑战,本文围绕高压功率半导体器件封装的设计与制造展开研究。首先基于高压功率半导体器件封装的概况总结了在封装绝缘设计中面临的挑战,归纳了封装内部电场优化和多物理场耦合优化设计方法的研究现状。指出绝缘设计中高压器件封装的关键位置并分析其放电的根源,包括芯片周围电场集中、封装内部三相点电场集中现象和外壳气体电离放电的机理。针对脉冲功率领域的高压碳化硅漂移阶跃恢复二极管（Drift Step Recovery Diode,DSRD）器件提出了堆叠式压接型封装结构,借助电-热-力有限元仿真验证了该封装在脉冲功率应用领域的优越性,其体现在极低的寄生电感、合理的热阻和热容,以及相比焊接型封装更低的热应力,并通过改变封装内部金属层的延伸长度优化了芯片边缘的电场分布。以4500 V高压IGBT芯片为研究对象展开半桥功率模块的设计,基于焊接型封装提出高压大功率器件封装的设计思路。首先提出了三维电场最大电场强度与网格解耦的电场评估手段,并将其与局部放电实验数据相关联。接着分析并比较了封装内的不同结构、材料参数对三相点区域的电场强度的影响,对封装热阻、寄生参数以及三相点区域电场强度进行数学建模。摒弃了传统的手动迭代的封装设计方法,采用非线性多变量优化算法针对覆铜陶瓷板（Direct Bonded Copper,DBC）进行多物理场耦合设计,实现了在满足绝缘、电磁性能下热阻最优的封装结构,并通过有限元仿真验证优化后的模块结壳热阻降低了13%,且热阻的减小并未导致三相点电场分布的劣化。最后针对4500 V模块,根据特定标准在最小电气间隙和最小爬电距离分别为22 mm和45 mm的要求下设计了高压功率模块的外壳。基于所设计的结构和外壳完成了4500 V高压IGBT半桥功率模块的制备。结合业界标准,对模块进行了绝缘耐压测试、热阻抗测试以及双脉冲测试,验证了模块良好的绝缘、散热性能以及动态特性,为高压功率模块在工业现场的应用奠定了基础。