H桥智能功率驱动IC（Integrated Circuit,集成电路）内部集成有提供功率输出的DMOS（Double-diffused Metal Oxide Semiconductor,双扩散型金属氧化物半导体）器件、用于基准源等电路的BJT（Bipolar Junction Transistor,双极结型晶体管）、二极管器件、提供逻辑功能的CMOS（Complementary Metal Oxide Semiconductor,互补型金属氧化物半导体）器件以及电阻、电容等无源器件。在BCD（Bipolar CMOS DMOS）工艺平台中,集成功率器件通常分为电流横向流动的LDMOS（Laterally Diffused Metal Oxide Semiconductor,横向扩散金属氧化物半导体）器件和电流纵向流动的VDMOS（Vertically Double-diffused Metal Oxide Semiconductor,垂直双扩散金属氧化物半导体）器件。LDMOS器件设计灵活,耐压可通过器件横向漂移区长度调整,但电流集中在器件表面。VDMOS器件电流沿着纵向方向在体内流动,电流更加均匀,且同样的输出电流下元胞集成度更高,占用芯片面积更小。功率器件采用集成VDMOS器件可以缩小中低电压H桥功率驱动IC芯片面积,降低导通损耗。国内BCD工艺平台集成功率器件多为LDMOS器件,对集成VDMOS器件的BCD工艺平台报道较少。本文围绕一款集成准VDMOS的H桥智能功率驱动IC的BCD器件开发工作展开,主要内容有:在工艺能力限制和设计需求下,设计了60 V准VDMOS、60 V NLDMOS、60 V PLDMOS、60 V NPN、60 V PNP、15 V NMOS、15 V PMOS、60 V二极管、5.6 V齐纳二极管共计9种BCD器件。通过拉偏仿真确定外延厚度、外延浓度、JFET、Pwell、Nchs、Pchs、Pbody、NHV、PHV各阱区掺杂条件、集成VDMOS器件栅极宽度、漏侧引出区尺寸、60 V LDMOS器件和15 V CMOS器件漂移区长度、沟道长度、积累区长度、场板长度、隔离结构宽度等工艺条件和关键尺寸,评估BCD工艺兼容性和高压隔离与互连问题。根据仿真结果,确定分片和拉偏方案,并绘制各类器件版图进行流片。对实验结果测试后发现,主功率管VDMOS器件关态耐压为114 V,饱和电流达到216.34μA·μm-1,元胞比导通电阻为191.63 mΩ·mm~2;NMOS器件关态耐压达到了26 V,饱和电流达到了170μA·μm-1;NPN三极管BVceo为81 V,放大系数在100以上,在较大基极电流范围内能提供较好的电流放大能力;高压二极管反向击穿电压达到了100 V。上述器件均达到设计指标要求。利用新优化的工艺流程、器件结构、终端结构和隔离结构,各类器件和隔离结构的版图面积缩小。其中功率器件可以在保持3 A电流能力的同时比先前工作绘制的版图面积小20%以上;初步形成集成60 V准VDMOS BCD工艺平台,该工艺平台同时可以用于半桥、高侧、低侧开关等产品的开发工作。