本文设计了一种应用广泛的流水线型A／D转换器，分辨精度12位，采样速率50MHz，输入范围1V，工作电压3.3V。首先介绍了几种应用较为广泛的A／D转换器的结构和工作原理，并对其优缺点进行了分析。然后结合设计指标确定了本文流水线型A／D转换器的主体结构，经过权衡考虑计划采用8级流水线型结构实现，结合冗余位数字校正技术，第一级采用4位／级结构，后面6级为1.5位／级结构，最后一级为2位／级结构。电路的设计从系统级开始，首先分析其功能然后由功能得出算法，再由算法设计出具体的电路。采样保持电路(SHA)采用翻转式结构，提高了采样速度和减小了因电容失配引起的采样误差；除过最后一级每级流水线都包含一个闪烁型(flash)ADC和余量增益电路(MDAC)，第一级流水线包含一个4位子ADC和4位MDAC，后面6级流水线包含一个1.5位子ADC和1.5位MDAC，最后一级流水线仅包括一个2位子ADC；译码电路和数字校正电路由逻辑电路构成。最后使用Hspice软件和TSMC 0.35um CMOS工艺库对电路逐级仿真，仿真结果显示各级电路能够实现基本功能，转换出的12位数字信号在最后4位出现了误差，对于误差的减小还需要进一步研究。