目前IC行业发展迅速,芯片的IP核研发越来越受到重视,同时开源的指令集架构芯片设计成为主流方向,所以基于RISC-V指令集CPU的研发已经成为各大传统IC公司和高校机构发展的主要方向。处理器中最重要的是运算模块,所以RISC-V处理器的运算能力显得尤为重要,本文重点对运算模块进行设计。本文的运算模块设计是按照先局部后总成的方法进行设计实现的。先从运算模块的各个功能模块逐一设计,最后总成仿真并且移植到开源RISC-V指令集架构IP核上进行实体验证。本文采用处理器惯用的流水线结构,本文的运算模块运用RISC-V指令集设计了主要包括组合逻辑单元中的桶式移位器,ALU中的四则运算器。算术逻辑单元中我们采用了资源共享的优化方法,对单元中所有的逻辑公式进行变换,设计了基于资源共享的算术逻辑单元。在运算器方面,我们在乘法运算中加入目前最有效率的Buss algorithm。在乘加方面,本文运用了Wallace structure,这也使本文设计的运算模块速率大大提高。在一个时钟周期87.779ns内,饱和流水频率12.376MHz下平均每秒执行12376238条指令。