随着网络和通信设施的进一步应用，分布式系统、终端用户与计算机之间、以及计算机与计算机之间开始大规模传送数据。信息数据在链路上传输时，需要有网络安全措施来保护数据传输。IEEE802.1ae标准定义了介质访问控制安全协议MACsec，确保授权的系统和互联的局域网数据传输的保密性，采取措施防止由非授权设备发送和修改帧。然而，面对系统规模和带宽要求日益增长的压力，低速结构显得越来越难于应付，因此开发符合IEEE802.1ae标准的GCM-AES算法的高速硬件实现架构迫在眉睫。　　 本文完成了一款符合IEEE802.1ae标准，兼容其所有指定模式的高吞吐率GCM-AES加密IP核的设计。为了提高该款IP核的吞吐率，在其中主要模块AES加密模块的设计中引入了全次级流水线的架构。更进一步的，通过组合逻辑实现原先用查找表实现的S盒变换，使得S盒变换中不再存在较长的不可打断延时，从而可以在AES加密模块每个轮变化内部都均匀添加流水线，充分发挥流水线的作用。同时，采用全次级流水线设计的非循环密钥展开结构也被用于支持单时钟周期间的密钥变换。在设计高效AES加密模块的同时，通过提出一种改进的并行GHASH架构，使得延时较大的有限域乘法器关键路径成为多周期路径，从而解决了有限域乘法器相对于AES加密模块延时过大的问题。并且，与之前的设计不同，这种改进的并行GHASH架构不需要提前获取数据块总数。因此，该款IP核可以在事先不知道数据块总数的前提下实现高效加密，从而完全支持IEEE802.1ae标准。　　 在完成了对该款IP核的功能验证之后，基于SMIC0.18μm CMOS库，对其进行了综合。综合结果表明，该款IP核的最高工作频率可达526.3 MHz，能以550k门的硬件代价实现67.37Gbps的吞吐率。与其它同类设计相比，该款IP核具有非常高的硬件效率。