内存计算作为一种新兴的技术,支持数据在存储单元内就地处理,减少了数据的移动并增加了数据的并行处理,在一定程度上弥补了冯·诺伊曼架构的缺陷。和传统易失随机存储介质相比,赛道型内存(Racetrack Memory)具有密度大、非易失且静态功耗低等特点,支持高效的内存计算。为解决卷积神经网络运行过程中性能与功耗问题,本文创新性地提出了基于斯格明子(Skyrmion)介质的第二代赛道型内存计算框架。该框架采用斯格明子赛道内存(Skyrmion-based Racetrack Memory)作为存储单元,采用基于斯格明子逻辑门构成的加法/乘法器组成计算单元,无须大量CMOS电路辅助,设计复杂度大大降低。同时本文通过在器件层优化存储单元读写端口数目与在系统层改进内存地址映射方式等方式,大幅提高了该框架的运行效率。针对卷积神经网络不同层次功能如何在基于第二代赛道存储的内存计算框架中实现的问题,本文进一步提出了特定的优化实现方法。此方法能够有效的支持卷积神经网络在新型内存计算框架下的运行,同时充分利用第二代赛道型存储介质的性能优势。本文主要贡献如下:1.第二代赛道型内存计算单元设计与优化第二代赛道型存储介质不仅仅具有存储功能,还天然地适用于实现计算功能。本文充分利用此特性设计了基于斯格明子介质的内存加法器和乘法器,以便在内存中完成特定的计算操作。此种加法器和乘法器构成的内存计算单元,无需大量CMOS电路辅助,在大大降低了系统实现复杂度的同时也降低了系统功耗。2.第二代赛道型内存存储单元设计与优化第二代赛道型存储介质,作为一种新型非易失性存储,与传统的随机存取存储器(Random Access Memory,RAM)从物理结构上来说有着本质区别:除了传统的读和写的操作外,还有位移的操作,因此无法将其直接替换现有的随机存取存介质。针对这些问题,本文重新设计优化了基于斯格明子赛道型存储的非易失性存储单元,同时提出一种专门用于这种新型存储结构的内存地址映射方式,从而极大地减少了存储系统读取数据过程中的总移位操作,最终提高了整个内存计算框架的运行效率。3.基于新型内存计算框架的卷积神经网络本文设计并实现了一种方法,使得通用的卷积神经网络能够在第二代赛道型内存计算框架中高效、正确的执行。该方法通过将卷积神经网络按功能分层,并对不同层次的功能分别进行处理。对于大部分较为简单的运算,如矩阵点乘、求平均值等,分解为加法和乘法直接在内存计算框架的计算单元中执行;对于其它的无法分解的复杂运算,如求导等,本文提出两种实现方式:一种是将数据传输至通用处理器(CPU)中进行处理,还有一种是使用查找表获得一个近似值。最终实验结果表明,对于相同的卷积神经网络,相比目前最先进的基于磁畴壁的非易失性内存计算框架,本文提出的框架最多可以在运行时间上节省52.1%,同时在能耗上节省了40%。